“工欲善其事，必先利其器”，熟練使用Allegro軟件對PCB Layout工程師來說是至關(guān)重要的。本文將和大家分享10條非常實用的Allegro實操技巧，希望對大家的工作有所幫助。

1、修改Pin腳網(wǎng)絡(luò)

set up --user preference Editor

Logic--net logic

Option處選擇網(wǎng)絡(luò)，然后find處選擇Pins，之后點擊要修改網(wǎng)絡(luò)的Pin即可將原來的網(wǎng)絡(luò)修改為所選擇的網(wǎng)絡(luò)。

2、如何加入不同的via？

1） 用Allegro Utilities-》Pad stack工具制作

2） Setup--》constraints.。。--》Physical （lines/vias）rule set中的Set values.。。按鈕Name欄輸入via名Add之即可（注意頂上Constraint Set Name和Subclass）

3、如何讓Allegro顯示實心焊盤？

Setup--》Drawing Options.。。 Display： Filled pads and Display drill holes

4、如何只顯示一部分飛線？

在實際Layout中常常希望只顯示出一部分Net的飛線，可以通過Display--》Show Rats，看清它們的相對位置，方便布線。

5、allegro軟件的絕對傳輸延遲怎么設(shè)置？

第一步，打開規(guī)則管理器，執(zhí)行菜單命令Setup-Constraints，在下拉菜單中選擇Constraint Manager，如圖上所示，進(jìn)入到規(guī)則管理器中；

第二步，進(jìn)入規(guī)則管理器以后，在CM左側(cè)的目錄欄中選擇Net，在Routing中選擇Total Etch Length，如圖上所示，設(shè)置信號的線的總長度；

第三步，進(jìn)入到右邊欄，對需要做等長的信號線，創(chuàng)建好Bus，在Total Etch Length中輸入最小值、最大值即可，如圖上所示，每一組的信號線都會跟這個對比產(chǎn)生相對應(yīng)的誤差，按這個誤差做等長即可；

第四步，回到PCB界面，如果需要做等長的信號線沒有滿足最小值或者最大值的要求，都會報相對應(yīng)的DRC錯誤，用于提醒工程師做等長設(shè)計。

6、如何實現(xiàn)器件移動時，走線不斷開？

1、首先點擊左上角placementedit 模式按鈕

2、在右邊的find中將symbols勾選

3、隨后點擊move按鈕

4、在右側(cè)options中勾選slide etch（平滑電氣連接）

7、銅皮不能自動更新

銅皮屬性是dynamic copper，但是修改的過程中他不會自動更新。可以選擇shape--global dynamic shape parameters（這邊改動之后所有銅皮都會修改為相應(yīng)的設(shè)置）

將dynamic fill設(shè)置為smooth即可。

8、修改Shape屬性的outline

首先關(guān)閉其他東西，直留一個outline。

然后shape--decompose shape，在option那邊選擇board geometry --outline。

最后框選住整個outline就會變成board geometry屬性的outline了。

9、調(diào)整差分線

調(diào)整差分線的時候，即用連線命令在差分線拐角位置開始走線，外圍的那根線會有走不出來的情況。這是因為拐角外圍的那個點內(nèi)圍沒有與他平行的點，但是內(nèi)圍的線在外圍有對應(yīng)的平行點，所以內(nèi)圍那根線可以走出線。

除此之外，option那邊的bubble必須設(shè)置為off。不然也是不行的。

10、刪除dangling線

route——Gloss—–parameters

彈出選項窗口點 line smoothing 這一任務(wù)項，然后ok，然后點gloss即可消除dangling線。

責(zé)任編輯：lq6