今天給大家分享的是PCB信號(hào)完整性、9個(gè)影響PCB信號(hào)完整性因素、提高PCB信號(hào)完整性規(guī)則。

一、什么是PCB信號(hào)完整性？

信號(hào)完整性(S)表示信號(hào)無(wú)失真?zhèn)鞑サ哪芰ΑＰ盘?hào)完整性只不過(guò)是通過(guò)傳輸線的信號(hào)質(zhì)量，還給出了信號(hào)從驅(qū)動(dòng)器傳輸?shù)?a target="_blank">接收器時(shí)信號(hào)衰減量的測(cè)量值。這個(gè)問(wèn)題在較低頻率下不是主要問(wèn)題，但在 PCB 以較高速度和高頻(>50MHZ)運(yùn)行時(shí)是一個(gè)需要考慮的重要因素。在高頻范圍內(nèi)，需要同時(shí)處理信號(hào)的數(shù)字和模擬方面。

傳輸介質(zhì)對(duì)信號(hào)完整性的影響

當(dāng)信號(hào)從驅(qū)動(dòng)器傳播到接收器時(shí)，它不會(huì)保持不變，無(wú)論發(fā)送的是什么，都會(huì)以不同程度的失真接收。這種信號(hào)失真的發(fā)生是由于阻抗不匹配、反射、振鈴、串?dāng)_、抖動(dòng)和地彈等因素造成的。

PCB設(shè)計(jì)工程師的主要目的是盡量減少這些因素，便于原始信號(hào)能夠以最小的失真達(dá)到目的地。

二、為什么需要PCB信號(hào)完整？

PCB 中存在信號(hào)完整性問(wèn)題時(shí)，可能無(wú)法按預(yù)期工作。它可能以不可靠的方式工作一一有時(shí)工作有時(shí)不工作。它可能在原型階段工作，但在量產(chǎn)時(shí)經(jīng)常失敗，它可能在實(shí)驗(yàn)工作，但在現(xiàn)場(chǎng)不可靠，它在舊的生產(chǎn)批次中工作，但在新的生產(chǎn)批次中失敗等等。

在以下情況下，信號(hào)被認(rèn)為失去了完整性：

它會(huì)變形，即它的形狀從所需的形狀改變

不需要的電噪聲會(huì)疊加在信號(hào)上，從而降低其信噪比(S/N)

它會(huì)為電路板上的其他信號(hào)和電路產(chǎn)生不需要的噪聲

PCB在以下情況下具有必要的信號(hào)完整性:

其內(nèi)的所有信號(hào)無(wú)失真地傳播

根據(jù)或優(yōu)于監(jiān)管標(biāo)準(zhǔn)，其設(shè)備和互連不易受到附近其他電氣產(chǎn)品的外來(lái)電噪聲和電磁干擾(EMI)的影響

根據(jù)或優(yōu)于監(jiān)管標(biāo)準(zhǔn)，它不會(huì)在連接到它或附近的其他電路/電纜/產(chǎn)品中產(chǎn)生、引入或輻射 EMI

減少上升時(shí)間對(duì)于信號(hào)完整性非常關(guān)鍵

三、9個(gè)影響PCB信號(hào)完整性因素

一般來(lái)說(shuō)，快速信號(hào)上升時(shí)間和高信號(hào)頻率會(huì)增加信號(hào)完整性問(wèn)題。我們可以將各種信號(hào)完整性問(wèn)題分為以下幾類：

1、不受控制的線路阻抗導(dǎo)致的信號(hào)衰減

網(wǎng)絡(luò)上的信號(hào)質(zhì)量取決于信號(hào)跡線及其返回路徑的特性。在線路傳輸過(guò)程中，如果信號(hào)遇到線路阻抗的變化或不均勺性，就會(huì)受到反射，導(dǎo)致振鈴和信號(hào)失真。

此外，信號(hào)上升時(shí)間越快，不受控制的線路阻抗變化引起的信號(hào)失真就越大。

解決辦法：

我們可以通過(guò)以下方式減少或消除線路阻抗變化，從而最大限度地減少反射引起的信號(hào)失真：

確保信號(hào)線及其返回路徑充當(dāng)具有統(tǒng)一受控阻抗的統(tǒng)一傳輸線。

將信號(hào)返回路徑作為靠近信號(hào)層放置的統(tǒng)一平面。

確保受控阻抗信號(hào)線看到匹配的源阻抗和接收器阻抗一一與信號(hào)線的特性阻抗相同。這可能需要在源端和接收器端添加適當(dāng)?shù)慕K端電阻。

信號(hào)完整性對(duì)PCB的成功至關(guān)重要

終端電阻的主要目的是提高信號(hào)完整性，工程師可以根據(jù)需要選擇合適的，如下：

并行終止

交流終端，射頻終端

戴維寧終止

系列終止

2、其他阻抗不連續(xù)引起的信號(hào)衰減

阻抗不連續(xù)會(huì)導(dǎo)致振鈴和信號(hào)失真

如果信號(hào)在傳輸過(guò)程中遇到阻抗不連續(xù)，"它將遭受反射，從而導(dǎo)致振鈴和信號(hào)失真。在遇到以下情況之一時(shí)，將發(fā)生線路阻抗的不連續(xù)性：

當(dāng)信號(hào)在其路徑中遇到過(guò)孔時(shí)。

當(dāng)信號(hào)分支成兩條或多條線時(shí).

當(dāng)信號(hào)返回路徑平面遇到不連續(xù)性時(shí)，例如當(dāng)線存根連接到信號(hào)線時(shí)平面中出現(xiàn)分裂

當(dāng)線頭連接到信號(hào)線時(shí)。

當(dāng)信號(hào)線從源端開始時(shí)

當(dāng)信號(hào)線終止于接收器端時(shí)

當(dāng)信號(hào)和返回路徑連接到連接器引腳時(shí)

而且，信號(hào)上升時(shí)間越快，由阻抗不連續(xù)引起的信號(hào)失真就越大。

解決辦法：

我們可以通過(guò)以下方式最大限度地減少由于線路阻抗不連續(xù)而導(dǎo)致的信號(hào)失真：

通過(guò)使用更小的微孔和 HDI PCB 技術(shù)，最大限度地減少由過(guò)孔和過(guò)孔短線引起的不連續(xù)性的影響.

減少跟蹤存根長(zhǎng)度

當(dāng)在多個(gè)地方使用信號(hào)時(shí)，以菊花鏈方式而不是多點(diǎn)分支方式進(jìn)行布線。

在源端和接收器端使用適當(dāng)?shù)慕K端電阻

使用差分信號(hào)和緊密耦臺(tái)的差分對(duì)，它們本質(zhì)上更不受信號(hào)返回路徑平面中的不連續(xù)性的影響。

確保在出現(xiàn)不連續(xù)性的連接器處，信號(hào)線盡可能短，信號(hào)返回路徑盡可能寬。

電路板上的差分對(duì)布線

3、傳播延遲引起的信號(hào)衰減

信號(hào)在 PCB 上從源傳輸?shù)浇邮掌餍枰邢薜臅r(shí)間。信號(hào)延遲與信號(hào)線長(zhǎng)度成正比，與特定 PCB 層上的信號(hào)速度成反比。如果數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)與整體延遲不匹配，它們將在不同的時(shí)間到達(dá)接收器進(jìn)行檢測(cè)，這將導(dǎo)致信號(hào)偏移，偏斜過(guò)大會(huì)導(dǎo)致信號(hào)采樣錯(cuò)誤。隨著信號(hào)速度變得更高，采樣率也更高，允許的偏斜變得更小，導(dǎo)致偏斜導(dǎo)致錯(cuò)誤的可能性更大。

解決辦法：

一組信號(hào)線中的偏移可以通過(guò)信號(hào)延遲匹配，主要是通過(guò)走線長(zhǎng)度匹配來(lái)最小化。

4、信號(hào)衰減引起的信號(hào)劣化

信號(hào)在 PCB 線路上傳播時(shí)會(huì)受到衰減，這是由于導(dǎo)電跡線電阻 (由于集膚效應(yīng)而在較高頻率下會(huì)增加)和介電材料耗散因數(shù) Df引起的損耗。這兩種損耗都隨著頻率的增加而增加，因此信號(hào)的高頻分量比低頻分量遭受更大的衰減，這會(huì)導(dǎo)致信號(hào)帶寬降低，進(jìn)而導(dǎo)致信號(hào)上升時(shí)間增加導(dǎo)致信號(hào)失真，并且過(guò)多的信號(hào)上升時(shí)間增加會(huì)導(dǎo)致數(shù)據(jù)檢測(cè)錯(cuò)誤。

解決辦法：

當(dāng)信號(hào)衰減是一個(gè)重要的考慮因素時(shí)，必須選擇正確類型的低損耗高速材料并適當(dāng)控制走線幾何形狀，以最大限度地減少信號(hào)損失。

5、串?dāng)_噪聲引起的信號(hào)變化

信號(hào)線或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會(huì)耦合到相鄰的信號(hào)線上，從而在相鄰的信號(hào)線上產(chǎn)生稱為串?dāng)_和開關(guān)噪聲的有害信號(hào)。

由于跡線之間的互電容和互感而發(fā)生耦合?？梢酝ㄟ^(guò)增加跡線之間的空間來(lái)減少這種互容和互感精合。作為經(jīng)驗(yàn)法則，間距應(yīng)為走線寬度 3W)的三倍。和往常一樣，更快的上升時(shí)間信號(hào)會(huì)產(chǎn)生更多的串?dāng)_和開關(guān)噪聲。

相鄰PCB信號(hào)線上的串?dāng)_

解決辦法：

可以通過(guò)以下方式降低串?dāng)_和開關(guān)噪聲：

增加相鄰信號(hào)走線之間的間隔

使信號(hào)返回路徑盡可能寬，并且像統(tǒng)一的平面一樣均勻，避免分裂返回路徑。

使用介電常數(shù)較低的 PCB 材料

使用差分信號(hào)和緊密耗合的差分對(duì)，它們本質(zhì)上對(duì)串?dāng)_具有更強(qiáng)的免疫力。

6、電源和地分配網(wǎng)絡(luò)引起的信號(hào)衰減

電源和接地軌或路徑或平面具有非常低但有限的非零阻抗。當(dāng)輸出信號(hào)和內(nèi)部門切換狀態(tài)時(shí)，通過(guò)電源和接地軌 路徑平面的電流會(huì)發(fā)生變化，從而導(dǎo)致電源和接地路徑中的電壓降。這將降低設(shè)備電源和接地引腳上的電壓。這種情況的頻率越高，信號(hào)轉(zhuǎn)換時(shí)間越快，同時(shí)切換狀態(tài)的線路數(shù)量越多，電源和接地軌之間的電壓下降就越大。這將降低信號(hào)的噪聲容限，如果過(guò)多，會(huì)導(dǎo)致設(shè)備發(fā)生故障。

解決辦法：

為了減少這些影響，配電網(wǎng)絡(luò)的設(shè)計(jì)必須能夠最大限度地降低電力系統(tǒng)的阻抗：

電源層和接地層應(yīng)盡可能靠近放置，并盡可能靠近 PCB 表面，可以減少過(guò)孔電感。

多個(gè)低電感去耦電容應(yīng)跨電源和接地軌使用，并且應(yīng)盡可能靠近器件電源和接地引腳放置

使用短引線的設(shè)備封裝。

為電源和接地使用薄的高電容核心顯著增加了電容并降低了電源和接地軌之間的阻抗。

7、EMI/EMC引起的信號(hào)衰減

EMI/EMC 隨著頻率和更快的信號(hào)上升時(shí)間而增加。對(duì)于單端信號(hào)電流，輻射遠(yuǎn)場(chǎng)強(qiáng)度隨頻率線性增加并與差分信號(hào)電流成正比。

解決辦法：

可以通過(guò)減小電流環(huán)路面積來(lái)降低 EMI。

PCB敏感元件

8、由于過(guò)孔存根和跡線存根導(dǎo)致的信號(hào)完整性問(wèn)題

過(guò)孔存根是過(guò)孔的一部分，不用于信號(hào)傳輸。過(guò)孔短截線充當(dāng)具有特定諧振頻率的諧振電路，在該頻率下它在其中存儲(chǔ)最大能量。如果信號(hào)在該頻率或接近該頻率處具有重要分量，則由于過(guò)孔短線在其諧振頻率下的能量需求，該信號(hào)分量將被嚴(yán)重衰減。

在下面描述的示例中，過(guò)孔,的A部分用于從外層上的導(dǎo)體CI到內(nèi)層上的導(dǎo)體Cn的信號(hào)傳播。但是過(guò)孔的B部分是無(wú)關(guān)的一一因此，是過(guò)孔存根。

過(guò)孔短截線是PCB中嚴(yán)重信號(hào)衰減的原因

解決辦法：

長(zhǎng)短截線可能會(huì)充當(dāng)天線，從而增加符合 EMC 標(biāo)準(zhǔn)的問(wèn)題。存根跡線還會(huì)產(chǎn)生對(duì)信號(hào)完整性產(chǎn)生負(fù)面影響的反射。高速信號(hào)上的上拉或下拉電阻是存根的常見來(lái)源。如果需要此類電阻，則將信號(hào)路由為菊花鏈。

通過(guò)實(shí)施菊花鏈路由避免存根跟蹤

9、地彈引起的信號(hào)完整性問(wèn)題

由于電流過(guò)大，電路的接地參考電平從原來(lái)的位置偏移。這是由于接地電阻和互連電阻(例如接合線和跡線)造成的。因此，地面上不同點(diǎn)的接地電壓電平將不同。這稱為接地反彈，因?yàn)榻拥仉妷簳?huì)隨電流變化。

解決辦法：

將去耦電容連接到本地接地。

并入串聯(lián)連接的限流電阻

將去耦電容器放置在靠近引腳的位置

運(yùn)行適當(dāng)?shù)牡孛妗?/p>

信號(hào)的上升時(shí)間是 SI問(wèn)題中的一個(gè)關(guān)鍵參數(shù)。為了達(dá)到所需的信號(hào)完整性水平，我們應(yīng)該關(guān)注阻抗控制、衰減、地彈、傳播延遲和 EMIEMC。