LDO是一種微功耗的低壓差線性穩(wěn)壓器，它通常具有極低的自有噪聲和較高的電源抑制比PSRR（PowerSupplyRejectionRatio）。
2011-09-29 10:46:00
3601 
Ramus在博客中介紹了噪音對(duì)信號(hào)調(diào)節(jié)設(shè)備的不利影響：減少高速信號(hào)鏈電源問(wèn)題。然而，電源抑制比（PSRR）仍然通常被誤認(rèn)為單一的靜態(tài)值。在這篇文章中，我將嘗試說(shuō)明什么是PSRR以及影響它的變量有哪些。 什么是 PSRR ？ PSRR是許多LDO數(shù)據(jù)手冊(cè)中的公
2018-06-28 10:16:0024712 
電源抑制比 ，英文名Power Supply Rejection Ratio，簡(jiǎn)稱PSRR，它描述了電路抑制任何電源變化傳遞到其輸出信號(hào)的能力，通常以dB為單位進(jìn)行測(cè)量，用來(lái)描述輸出信號(hào)受電源
2022-09-09 15:37:0534936 
在本文中，我們將介紹噪聲和電源抑制比 (PSRR) 在低壓差 (LDO) 穩(wěn)壓器中的影響。讓我們簡(jiǎn)要討論一下什么是 LDO。
2023-09-26 14:29:432236 
在本文中，我們將介紹低壓差 (LDO) 穩(wěn)壓器中噪聲和電源抑制比 (PSRR) 的影響。讓我們簡(jiǎn)單討論一下什么是 LDO。
2024-03-15 17:12:08638 
器件擁有非常好的電源紋波抑制 （PSRR） 性能，其為高性能 LDO 的另一個(gè)關(guān)鍵性能參數(shù)。為了滿足這種矛盾的要求，IC 廠商選擇使用寬帶寬誤差放大器，以實(shí)現(xiàn)最佳低噪聲 PSRR.如果低噪聲也為強(qiáng)制要求
2018-11-29 17:02:59
作者：Hao Wang深圳模擬工程師PSRR是什么PSRR（Power supply rejection ratio）又稱電源抑制比，是衡量電路對(duì)于輸入電源中紋波抑制大小的重要參數(shù)，表示為輸出紋波
2019-03-20 06:45:01
PSRR（Power supply rejection ratio）又稱電源抑制比，是衡量電路對(duì)于輸入電源中紋波抑制大小的重要參數(shù)，表示為輸出紋波和輸入紋波的對(duì)數(shù)比，單位為分貝（dB）[1]，其
2022-11-11 06:09:55
如圖，請(qǐng)問(wèn)下LDO的紋波抑制比是否可以這樣測(cè)試，測(cè)試的LDO為3.3V輸出，規(guī)格書(shū)紋波抑制比40dB但實(shí)際上計(jì)算數(shù)差很多
2021-11-20 09:50:15
LDO線性穩(wěn)壓器的研究與設(shè)計(jì)隨著信息科學(xué)的快速發(fā)展，電源技術(shù)變得越來(lái)越重要。因低壓差線性穩(wěn)壓器(LDO)的體積小，高電源抑制比，功耗小，低噪聲以及應(yīng)用端電路簡(jiǎn)單等優(yōu)點(diǎn)在眾多電源中，受到人們的普遍關(guān)注
2009-12-02 11:07:59
：直流電壓轉(zhuǎn)直流電壓。嚴(yán)格來(lái)講，LDO也是DC/DC的一種，但目前DC/DC多指開(kāi)關(guān)電源。具有很多種拓樸結(jié)構(gòu)，如BUCK，BOOST，等。優(yōu)點(diǎn)：效率高，輸入電壓范圍較寬。缺點(diǎn)：負(fù)載響應(yīng)比LDO差，輸出
2018-10-12 16:32:33
DC/DC開(kāi)關(guān)電源中接地反彈的詳解
2021-01-28 06:17:31
內(nèi)部噪聲)。外部噪聲是由外界影響(輸入處的紋波――實(shí)際源)產(chǎn)生的各種噪聲。輸入波紋與電源抑制比(PSRR)有關(guān)。此外，還有如熱和閃爍等噪聲的不同類別。熱噪聲是由粒子的隨機(jī)熱運(yùn)動(dòng)引起的，這種運(yùn)動(dòng)稱為擴(kuò)散
2020-10-27 07:29:38
：直流電壓轉(zhuǎn)直流電壓。嚴(yán)格來(lái)講，LDO也是DC/DC的一種，但目前DC/DC多指開(kāi)關(guān)電源，具有很多種拓樸結(jié)構(gòu)，如BUCK，BOOST等。優(yōu)點(diǎn)：效率高，輸入電壓范圍較寬。缺點(diǎn)：負(fù)載響應(yīng)比LDO差，輸出
2020-06-10 07:51:13
如果利用文波電流比的方法在反擊中 計(jì)算峰值電流的時(shí)候會(huì)有出入 有沒(méi)有人做過(guò) 討論下
2012-08-06 19:24:52
現(xiàn)在正做一個(gè)折疊式共源共柵放大器的設(shè)計(jì)，性能指標(biāo)增益和電源抑制比不能同時(shí)達(dá)到要求，各位大神幫忙告訴我怎么提高電源抑制比？另外，抑制電路到底是什么?。孔詈糜袌D呈現(xiàn)，謝謝了！
2016-05-27 13:52:28
電源抑制比電源抑制比(Power Supply Rejection Ratio)：把電源的輸入與輸出看作獨(dú)立的信號(hào)源，輸入與輸出的紋波比值即是PSRR，通常用對(duì)數(shù)形式表示，單位是dB?！ SRR=20log{[ripple(in)/...
2021-12-31 07:03:52
{cc}ΔVcc?，輸入失調(diào)電壓變化ΔVos\Delta V_{os}ΔVos?，定義電源抑制比PSRR=20lg?(ΔVcc/ΔVos)PSRR = 20\lg (\Delta V_{cc}/\Delt...
2021-12-27 06:07:54
DC/DC是應(yīng)用場(chǎng)景較多的電源方案，資料節(jié)選于網(wǎng)上電源與LDO電源的比較DC/DC電源指直流變換為直流的電源，從定義看，LDO也應(yīng)歸屬于DC/DC電源，但一般只將由開(kāi)關(guān)方式實(shí)現(xiàn)直流變換到直流的電源
2021-10-28 06:43:10
如果運(yùn)算放大器的電源發(fā)生變化，輸出不應(yīng)變化，但實(shí)際上通常會(huì)發(fā)生變化。如果X V的電源電壓變化產(chǎn)生Y V的輸出電壓變化，則該電源的PSRR(折合到輸出端)為X/Y。無(wú)量綱比通常稱為電源電壓抑制比
2021-12-27 08:15:06
在進(jìn)行PCB設(shè)計(jì)時(shí)，電源芯片設(shè)計(jì)選擇DC/DC還是LDO是要有要求的。一、簡(jiǎn)單的來(lái)說(shuō)，在升壓場(chǎng)合，當(dāng)然只能用DC/DC，因?yàn)?b class="flag-6" style="color: red">LDO是壓降型，不能升壓。LDO的選擇當(dāng)所設(shè)計(jì)的電路對(duì)分路電源有以下要求
2021-11-17 07:07:52
/DC：直流電壓轉(zhuǎn)直流電壓。嚴(yán)格來(lái)講，LDO也是DC/DC的一種，但目前DC/DC多指開(kāi)關(guān)電源?！ 【哂泻芏喾N拓樸結(jié)構(gòu)，如BUCK，BOOST，等?！ ?yōu)點(diǎn)：效率高，輸入電壓范圍較寬?！ ∪秉c(diǎn)：負(fù)載響應(yīng)比
2018-10-11 15:58:26
FAT32文件系統(tǒng)詳解
2016-08-17 12:34:56
NE555中文資料詳解
2012-08-20 13:49:07
NE555中文資料詳解
2012-08-21 09:27:19
NE555中文資料詳解
2012-11-23 22:08:18
電源紋波有一個(gè)很正經(jīng)的技術(shù)指標(biāo)，叫做電源抑制比（PSRR），用輸入電源變化量與轉(zhuǎn)換器輸出變化量的比值來(lái)表征，通常以分貝為單位，如下圖：它描述的是在很寬的頻域范圍內(nèi)的PSRR（如下文公式）需要滿足對(duì)應(yīng)
2018-09-21 11:55:39
引言便攜產(chǎn)品電源設(shè)計(jì)需要系統(tǒng)級(jí)思維，在開(kāi)發(fā)由電池供電的設(shè)備時(shí)，諸如手機(jī)、MP3、PDA、PMP、DSC等低功耗產(chǎn)品，如果電源系統(tǒng)設(shè)計(jì)不合理，將影響到整個(gè)系統(tǒng)的架構(gòu)、產(chǎn)品的特性組合、元件的選擇、軟件
2019-07-05 06:22:55
如題，用兩個(gè)LDO做電源切換電路，關(guān)斷其中一個(gè)后，會(huì)在其輸入端有2.1V左右的電壓，電路整體功耗不降反升（比之前用一個(gè)ldo的時(shí)候增加了1mA左右），電流有電流倒...，大家?guī)椭治龇治?，怎么解決？
2019-08-27 21:40:45
低壓差穩(wěn)壓器(LDO)看似簡(jiǎn)單，但可提供重要功能，例如將負(fù)載與不干凈的電源隔離開(kāi)來(lái)或者構(gòu)建低噪聲電源來(lái)為敏感電路供電。本簡(jiǎn)短教程介紹了一些常用的LDO 相關(guān)術(shù)語(yǔ)，以及一些基本概念，如壓差、裕量電壓
2021-11-12 06:07:44
儀表放大器AD620的共模輸入范圍超過(guò)電源電壓，會(huì)影響共模抑制比嗎？比如AD620采用正負(fù)5V電源供電，放大倍數(shù)為10倍，測(cè)試時(shí)共模輸入范圍為7.07V / 100Hz，會(huì)影響共模抑制比嗎？
2023-11-15 06:49:17
我們將重點(diǎn)談?wù)劦蛪航捣€(wěn)壓器（LDO）參數(shù)和電源抑制比（PSRR）特性，以及它如何受到應(yīng)用的條件影響。
2021-03-17 07:55:31
共模抑制比（CMRR：comon-mode-rejection-ratio）和電源抑制比（PSRR：power-supply-rejection-ratio）是運(yùn)放性能的重要指標(biāo)，關(guān)于他們的具體仿真
2021-12-27 07:24:51
讀論文analysis of switched-capacitor commom-mode feedback circuit1.與單端輸出相比，全差分電路有更好的共模抑制比和電源抑制比。2.共模環(huán)路
2021-10-29 07:10:25
我在找信號(hào)放大器的時(shí)候，有的給出了增益，類似于功率可以增加多少倍，有的給出了共模抑制比，這兩個(gè)我怎么分別？我最后的結(jié)果是看我的信號(hào)功率能否從-15dBm增加到10dBm,共模抑制比我怎么換算？
2018-08-09 09:48:40
近期，項(xiàng)目遇到的問(wèn)題，不得不考慮ldo的紋波抑制比問(wèn)題，在選型時(shí)，確實(shí)沒(méi)有仔細(xì)研究，咨詢所選電源芯片的廠家后，才得知，自己選的這個(gè)芯片，紋波抑制不是很好。具體什么是紋波抑制比，腦子里倒是有，還是準(zhǔn)確
2021-07-30 06:38:39
如圖所示，下面是一個(gè)交流耦合放大電路，在電路的差分輸入端輸入差模（100uV，10Hz）和共模信號(hào)（10V，10Hz）,進(jìn)行電路的共模抑制比（CMRR）測(cè)試，測(cè)試發(fā)現(xiàn)：
1、差分信號(hào)從INS+
2018-08-03 06:26:16
LDO是一種微功耗的低壓差線性穩(wěn)壓器，它具有極低的自有噪聲和較高的電源抑制比(PSRR)。SGM2007高性能低壓差線性穩(wěn)壓器在10Hz至100kHz頻率范圍內(nèi)的輸出噪聲為30 μV(RMS)，在
2019-06-19 06:43:54
可設(shè)計(jì)成對(duì)地電阻明顯大于對(duì)VDD的電阻，以使得調(diào)整管的柵極能夠跟隨電源的變化，從而得到更好的電源抑制性。為了產(chǎn)生一個(gè)較小的對(duì)VDD的電阻，可用R和M串聯(lián)接在柵極與VDD之間。如果LDO的負(fù)載電流很小
2018-09-25 14:33:35
`隨著我國(guó)電子工業(yè)的不斷發(fā)展，開(kāi)關(guān)電源市場(chǎng)需求量越來(lái)越大。開(kāi)關(guān)電源相對(duì)于LDO，有效率高、功率密度高等優(yōu)勢(shì)。測(cè)試開(kāi)關(guān)電源的輸出噪聲偏大，應(yīng)該如何抑制噪聲呢。噪音主要有以下來(lái)源于：一、變壓器產(chǎn)生的音頻
2017-07-04 09:59:30
通過(guò)精確匹配的電阻網(wǎng)絡(luò)提高差分放大器的共模抑制比
2021-01-28 06:19:27
提高差分放大器的共模抑制比，電阻的選擇很關(guān)鍵
2021-03-11 07:17:03
、靜態(tài)電流、接地電流、關(guān)斷電流、效率、直流輸入電壓和負(fù)載調(diào)整率、輸入電壓和負(fù)載瞬態(tài)響應(yīng)、電源抑制比(PSRR)、輸出噪聲和精度。同時(shí)，為了方便理解，文中采用了示例和插圖。設(shè)計(jì)過(guò)程中通常到后期才會(huì)進(jìn)行LDO選型，并且很少進(jìn)行分析。如何根據(jù)系統(tǒng)要求挑選最佳的低壓差穩(wěn)壓器(LDO)？
2019-01-12 14:36:47
下圖是電子學(xué)第二版的一個(gè)差分放大電路，書(shū)中說(shuō)這電路共模抑制比是10萬(wàn)，這能從圖中算出來(lái)嗎？
2020-04-08 23:09:06
、靜態(tài)電流、接地電流、關(guān)斷電流、效率、直流輸入電壓和負(fù)載調(diào)整率、輸入電壓和負(fù)載瞬態(tài)響應(yīng)、電源抑制比(PSRR)、輸出噪聲和精度。同時(shí)，為了方便理解，文中采用了示例和插圖。設(shè)計(jì)過(guò)程中通常到后期才會(huì)進(jìn)行LDO 選型，并且很少進(jìn)行分析。本文所述的概念將使設(shè)計(jì)人員能夠根據(jù)系統(tǒng)要求挑選最佳的LDO。壓差壓差(
2021-11-15 07:38:55
鑒于在上篇文章網(wǎng)友們的答復(fù)，不少人首先關(guān)注開(kāi)關(guān)電源和LDO電源效率及功耗上的差異，那在本篇文章就展開(kāi)談?wù)勊鼈兊男蕟?wèn)題。所謂效率，其實(shí)就是傳遞到輸出端的功率比，等于（傳遞的功率/輸入的功率）*100%。我們首先通過(guò)理想的仿真模型來(lái)直觀的看看它們的差別。
2019-08-13 06:22:23
電源紋波有一個(gè)很正經(jīng)的技術(shù)指標(biāo)，叫做電源抑制比（PSRR），用輸入電源變化量與轉(zhuǎn)換器輸出變化量的比值來(lái)表征，通常
2021-10-29 06:02:50
能力的LDO的電源抑制比在100KHz以上都不太好開(kāi)關(guān)電源如果選用類似LM2596這樣的芯片，看到紋波輸出大概在150KHz以上，求大神指點(diǎn)迷津，開(kāi)關(guān)電源的紋波和噪聲可以抑制到什么程度呢？可不可以不用開(kāi)關(guān)電源，直接用LDO來(lái)抑制適配器的噪聲呢？開(kāi)關(guān)電源芯片有沒(méi)有開(kāi)關(guān)頻率比較低的呢？
2014-04-22 22:30:52
用到AD8227這款芯片，感覺(jué)共模抑制比有點(diǎn)低，請(qǐng)問(wèn)怎么測(cè)定這個(gè)參數(shù)，我試過(guò)：將所有電極連在一起，相對(duì)于大地驅(qū)動(dòng)這些電極。同樣，共模抑制的定義是20×log(VOUT/VIN)，其中，VIN為共模
2023-11-21 06:24:20
什么是紋波抑制比PSRR？如何確定應(yīng)用的紋波抑制比PSRR呢？怎樣去測(cè)量LDO芯片的紋波抑制比PSRR呢？
2021-11-03 06:48:15
扁平線共模電感對(duì)CE噪聲的高效抑制？|深圳比創(chuàng)達(dá)電子EMC（中）扁平線共模電感對(duì)CE噪聲的高效抑制（中）？相信不少人是有疑問(wèn)的，今天深圳市比創(chuàng)達(dá)電子科技有限公司就跟大家解答一下！
比創(chuàng)達(dá)整改實(shí)例
2024-02-28 10:26:20
具有良好電源抑制比（PSRR）的ADC。當(dāng)然，使您的系統(tǒng)性能免受其電源影響的最佳方法是選擇具有足夠PSRR的ADC來(lái)開(kāi)始工作。如果您所選擇的ADC不能完全滿足您的PSRR需求，那么您可在自己原來(lái)
2022-11-18 07:31:30
圖 2.62 的供電電路中，開(kāi)關(guān)電源中 20mV 400KHz 的紋波信號(hào)將被抑制在 2μV 左右，大大降低開(kāi)關(guān)電源紋波對(duì)放大器電路的影響。如下，聊一個(gè) LDO 電源抑制比改善的實(shí)例，2018 年 1
2020-11-24 09:20:54
常被誤用的放大器共模抑制比測(cè)量方法會(huì)存在哪些不足？有沒(méi)有一種有效測(cè)量共模抑制比電路方案介紹？
2021-03-11 06:00:18
容易讓人想到，在高增益下產(chǎn)生任何輸出偏移，都需要電源的明顯變化！但一定要記住：共模抑制比 (CMRR) 和 PSRR 都是輸入?yún)⒖紖?shù)：(1) PSRR 和 CMRR 定義為輸入失調(diào)電壓變化 ΔVOS
2018-09-19 11:00:26
如圖所示，下面是一個(gè)交流耦合放大電路，在電路的差分輸入端輸入差模（100uV，10Hz）和共模信號(hào)（10V，10Hz）,進(jìn)行電路的共模抑制比（CMRR）測(cè)試，測(cè)試發(fā)現(xiàn)：
1、差分信號(hào)從INS+
2023-11-17 09:09:39
尋找一款超高共模抑制比的儀表運(yùn)放，起碼高于120dB，越高越好
2018-08-03 07:12:09
Vo 到Vmax, 輸出電壓最大值和最小值之差g.電源抑制比(Power Supply Rejection Ratio. PSRR)LDO 的輸入源往往許多干擾信號(hào)存在。PSRR 反映了LDO 對(duì)于這些
2019-09-17 09:05:03
容具有多種效果。最主要的是降噪，還包括改進(jìn)穩(wěn)定性、負(fù)荷響應(yīng)和電源抑制比(PSRR)。（應(yīng)用報(bào)告“使用前饋電容的低壓差穩(wěn)壓器的優(yōu)缺點(diǎn),”詳盡討論了這些益處。）值得注意的是只有使用可調(diào)節(jié)LDO時(shí)才能使用前饋電容，因?yàn)榇藭r(shí)電阻網(wǎng)絡(luò)在外部。降噪LDO進(jìn)行調(diào)節(jié)時(shí)會(huì)使用誤差放大器…
2022-11-10 07:40:06
關(guān)閉功耗，一般在1uA以內(nèi)，越小越好。電源紋波抑制比：英文PSRR，這個(gè)參數(shù)越大越好，代表抑制輸入紋波的能力越強(qiáng)，一般SPEC給出的是1KHz下的值，如：68dB@F=1KHz，LDO的最大的優(yōu)點(diǎn)之一
2021-01-22 07:00:00
處理不當(dāng)，開(kāi)關(guān)電源本身就會(huì)變成一個(gè)干擾源。LDO有較高的電源抑制比，且LDO是低噪聲器件，因此應(yīng)用LDO可以有效地濾除開(kāi)關(guān)電源EMI，減小紋波輸出?！ ?．為開(kāi)關(guān)電源提供過(guò)流保護(hù) 盡管許多PWM控制芯片本身具有過(guò)流保護(hù)功能，但LDO的過(guò)流保護(hù)功能可以提升開(kāi)關(guān)電源的安全系數(shù)。`
2019-03-07 11:25:13
=Vin-Vout，這個(gè)差值不能太大，要不然穩(wěn)壓精度會(huì)受到影響，可以看出LDO只能降壓而不能升壓； 3、噪聲 噪聲其實(shí)是一個(gè)統(tǒng)稱，是衡量一款電源產(chǎn)品優(yōu)秀的重要參考因素，它里面包含耦合、諧振等； 4、紋波抑制比 電源變化量與輸出變化量的比值，是輸出信號(hào)受電源影響比值，反映LDO抑制信號(hào)源的能力。
2020-06-28 14:53:05
請(qǐng)問(wèn)下有沒(méi)有共模抑制比測(cè)量的芯片，我只百度到了下面的測(cè)量電路。
2021-12-29 11:39:15
用到AD8227這款芯片，感覺(jué)共模抑制比有點(diǎn)低，請(qǐng)問(wèn)怎么測(cè)定這個(gè)參數(shù)，我試過(guò)：將所有電極連在一起，相對(duì)于大地驅(qū)動(dòng)這些電極。同樣，共模抑制的定義是20×log(VOUT/VIN)，其中，VIN為共模
2018-09-13 11:52:30
如果運(yùn)算放大器的電源發(fā)生變化，輸出不應(yīng)變化，但實(shí)際上通常會(huì)發(fā)生變化。如果X V的電源電壓變化產(chǎn)生Y V的輸出電壓變化，則該電源的PSRR(折合到輸出端)為X/Y。無(wú)量綱比通常稱為電源電壓抑制比
2018-11-06 09:02:04
選擇一款LDO，要關(guān)注以下指標(biāo)：Vin(min)Vin(max)VoutIout靜態(tài)電流最小電壓差耗散功率電源抑制比Vin(min)需要考慮輸入電壓是否能驅(qū)動(dòng)LDO內(nèi)部調(diào)整管。Vin(min
2021-11-16 08:43:51
電源抑制比(PSRR),電源抑制比(PSRR)是什么意思
電源抑制比
電源抑制比(Power Supply Rejection Ratio)：把電源的輸入與輸出看作獨(dú)
2010-03-09 16:41:0615708 RF電路中LDO電源抑制比和噪聲原理及選擇
本文討論LDO的特點(diǎn)以及RF電路對(duì)LDO的電源抑制比和噪聲的選擇。引言便攜產(chǎn)品電源設(shè)計(jì)需
2010-03-09 16:51:322157 
PCB設(shè)計(jì)中地線干擾抑制方法詳解，感興趣的小伙伴們可以看看。
2016-07-26 16:29:36
0 模塊對(duì)外部電源進(jìn)行處理，得到模塊所需性能標(biāo)準(zhǔn)的電壓。 設(shè)計(jì)了一種可用于射頻前端芯片供電的高電源抑制比（PSR）無(wú)片外電容CMOS低壓差線性穩(wěn)壓器（LDO）?；趯?duì)全頻段電源抑制比的詳細(xì)分析，提出了一種PSR增強(qiáng)電路模塊，使100
2018-02-23 11:41:480 電流感應(yīng)放大器詳解 (十一) -- 電源抑制比
2019-04-17 06:09:002628 
紋波小是我們通常的說(shuō)法，其實(shí)衡量電源，尤其是LDO電源紋波有一個(gè)很正經(jīng)的技術(shù)指標(biāo)，叫做電源抑制比（PSRR）。
2019-08-27 11:41:0619002 
LT3094演示電路-超低噪聲、超高電源抑制比負(fù)LDO穩(wěn)壓器(-20V至-3.3V@500 mA)
2021-03-23 14:27:0914 ADM7172：6.5 V，2 A，超低噪聲，高電源抑制比，快速瞬態(tài)響應(yīng)CMOS LDO數(shù)據(jù)表
2021-05-14 17:01:486 ADM7170：6.5 V，500 mA，超低噪聲，高電源抑制比，快速瞬態(tài)響應(yīng)CMOS LDO數(shù)據(jù)表
2021-05-21 19:19:347 ADM7171：6.5 V，1 A，超低噪聲，高電源抑制比，快速瞬態(tài)響應(yīng)CMOS LDO數(shù)據(jù)表
2021-05-21 19:33:0512 上期文章講完了開(kāi)關(guān)電源和LDO電源效率的比較，顯然是開(kāi)關(guān)電源占了上風(fēng)，它普遍維持在85%以上的效率而且加上之前說(shuō)的輸出電壓可升可降的屬性，看上去LDO電源已經(jīng)不是它的對(duì)手。但是實(shí)際上并非如此，至少
2021-10-22 13:06:018 選擇一款LDO，要關(guān)注以下指標(biāo)：Vin(min)Vin(max)VoutIout靜態(tài)電流最小電壓差耗散功率電源抑制比Vin(min)需要考慮輸入電壓是否能驅(qū)動(dòng)LDO內(nèi)部調(diào)整管。Vin(min
2021-11-09 14:06:0030 LDO基礎(chǔ)知識(shí)：電源抑制比
2022-11-01 08:26:412 在便攜式通信中，低壓差線性穩(wěn)壓器（LDO）為RF電路產(chǎn)生電源電壓;為頻率合成器和壓控振蕩器（VCO）供電時(shí)，這些電壓必須特別干凈。為穩(wěn)壓器供電的電源通常包括疊加在直流上的寬帶交流紋波。預(yù)計(jì)LDO會(huì)抑制這些偽影。本文介紹了三種提高LDO電源抑制比（PSRR）的方法。
2023-03-13 09:32:37980 
低壓差線性穩(wěn)壓器（LDO）最大的優(yōu)點(diǎn)之一是它們能夠衰減開(kāi)關(guān)模式電源產(chǎn)生的電壓紋波。這對(duì)鎖相環(huán)（PLL）和時(shí)鐘等信號(hào)調(diào)節(jié)器件在內(nèi)的數(shù)據(jù)轉(zhuǎn)換器尤為重要，因?yàn)樵肼?b class="flag-6" style="color: red">電源電壓會(huì)影響性能。電源抑制比（PSRR）仍然通常被誤認(rèn)為單一的靜態(tài)值。在這篇文章中，我將嘗試說(shuō)明什么是PSRR以及影響它的變量有哪些。
2023-04-04 10:25:331247 
電源抑制比又叫做電源紋波抑制比（power supply rejection ratio）簡(jiǎn)稱PSRR。不少電源芯片手冊(cè)中有此參數(shù)，比如LDO芯片，很多人在閱讀LDO手冊(cè)的時(shí)候忽略了此參數(shù)，其實(shí)這個(gè)
2023-04-24 12:57:433653 
在便攜式通信中，低壓差線性穩(wěn)壓器（LDO）為RF電路產(chǎn)生電源電壓;為頻率合成器和壓控振蕩器（VCO）供電時(shí)，這些電壓必須特別干凈。為穩(wěn)壓器供電的電源通常包括疊加在直流上的寬帶交流紋波。預(yù)計(jì)LDO會(huì)抑制這些偽影。本文介紹了三種提高LDO電源抑制比（PSRR）的方法。
2023-06-10 11:38:351319 
為了在LDO上執(zhí)行PSRR測(cè)量，需要兩臺(tái)設(shè)備。第一種是直流電源，用于為 LDO 輸入電壓供電。再次使用是德科技 （安捷倫） E3631A 直流電源。第二款也是最重要的設(shè)備是德科技 E5061B
2023-06-30 14:54:481004 
LDO的電源抑制比基本概念與應(yīng)用
2023-07-24 16:15:141271 
電源抑制比是什么意思？電源抑制比怎么提高？ 一、電源抑制比的概念 電源抑制比（PSRR）又稱電源噪聲抑制比，是指在電路中，當(dāng)電源發(fā)生噪聲時(shí)，電路輸出端對(duì)電源噪聲的抑制程度，一般使用分貝(dB)單位
2023-09-02 17:50:323364
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論