器件都有一個(gè)唯一的識(shí)別地址，而且都可以作為一個(gè)發(fā)送器或接收器。當(dāng)連接在I2C總線上的多個(gè)主機(jī)器件同時(shí)傳輸數(shù)據(jù)時(shí)，通過仲裁來避免沖突。SDA和SCL都是雙向線路，通過一個(gè)電流源或上拉電阻連接到電源。器件輸出級(jí)必須是漏極開路或集電極開路，當(dāng)總線空閑時(shí)，兩條線路處于高電平，執(zhí)行線與的功能。
2019-08-05 06:33:00
接口可編程時(shí)鐘來實(shí)現(xiàn)傳輸速率的調(diào)整，同時(shí)也跟所接的上拉電阻的阻值有關(guān)。 I2C總線上的主設(shè)備與從設(shè)備之間以字節(jié)(8位)為單位進(jìn)行雙向的數(shù)據(jù)傳輸。3I2C總線協(xié)議 I2C協(xié)議規(guī)定，總線上數(shù)據(jù)的傳輸必須以一
2019-08-01 16:12:45
、I2C設(shè)計(jì)數(shù)學(xué)：電容和電阻了解I 2 C及其隨之而來的一些設(shè)計(jì)挑戰(zhàn)，包括邏輯閾值，影響電容的因素以及最小和最大上拉電阻。本文介紹了哪些變量會(huì)影響總線的電容。它還考察了用于確定上拉電阻器尺寸并確定電路
2020-09-22 09:31:41
流（Leakage Current）的要求上，I2C最大的漏電流為10uA，SMBus為1uA，但是1uA似乎過度嚴(yán)苛，使運(yùn)用SMBus的裝置在驗(yàn)證測(cè)試時(shí)耗費(fèi)過多的成本與心力，因此之后
2018-11-21 19:49:16
如圖，像這種IIC的電路為什么要加這些4.7kΩ、100Ω的上拉電阻？
2019-02-15 09:58:53
Phiilps 公司開發(fā)的，由于它引腳少，硬件實(shí)現(xiàn)簡(jiǎn)單，可擴(kuò)展性強(qiáng)，不需要 USART、CAN 等通訊協(xié)議的外部收發(fā)設(shè)備現(xiàn)在被廣泛地使用在系統(tǒng)內(nèi)多個(gè)集成電路(IC)間的通訊。軟件I2C將芯片的兩個(gè)
2021-08-23 06:22:51
I2C信號(hào)一般需要外接上拉電阻，如果主控內(nèi)部有上拉電阻，是否可以省略外部上拉？這個(gè)是否需要上拉根據(jù)什么來決定？是根據(jù)從器件的輸入電流來決定的嗎？芯片的輸入電流參數(shù)(Ii 即input current)怎么理解，設(shè)計(jì)電路時(shí)針對(duì)這個(gè)參數(shù)需要注意什么？
2018-06-07 10:01:00
。I2C的兩根線SDA(串行數(shù)據(jù)線)和SCL(串行時(shí)鐘線)都是雙向I/O線，接口電路為開漏輸出，需通過上拉電阻
2022-01-20 08:04:17
上周翻了下AT24CM02芯片的數(shù)據(jù)手冊(cè)，里面提到了I2C上拉電阻的設(shè)計(jì)要點(diǎn)，只有兩個(gè)公式就簡(jiǎn)潔地把上拉電阻阻值范圍確定了，非常實(shí)用，詳細(xì)見圖1。實(shí)際上，以前我從來沒有注意過I2C上拉電阻設(shè)計(jì)，總是
2022-11-29 08:00:00
SDA，另外一根時(shí)鐘線SCL，接上拉電阻，總線空閑為高電平。只要有低電平，總線就會(huì)被拉低電平。主機(jī)通過I2C總線來傳輸數(shù)據(jù)給掛載的器件。通過總線仲裁，來判斷哪一臺(tái)主機(jī)來控制。SCL...
2022-01-18 07:36:05
定居下來。實(shí)際上，這些縮寫是指系統(tǒng)管理總線，它與I 2 C總線不同，盡管幾乎相同。最初的I 2 C協(xié)議是由Phillips Semiconductor開發(fā)的，幾年后，英特爾將SMBus協(xié)議定義為I2C
2020-09-06 10:16:10
在硬件上，I2C 總線是由時(shí)鐘總線 SCL 和數(shù)據(jù)總線 SDA 兩條線構(gòu)成，連接到總線上的所有器件的 SCL 都連到一起，所有 SDA 都連到一起。I2C 總線是開漏引腳并聯(lián)的結(jié)構(gòu)，因此我們外部要
2022-01-07 06:03:45
慢于從高到低的過渡，從而產(chǎn)生經(jīng)典的I2C“鋸齒”波形：這兩個(gè)示波器捕獲顯示了具有1kΩ上拉電阻和最小電容（總線上只有兩個(gè)器件，且PCB走線短）的I2C時(shí)鐘信號(hào)的從低到高和從高到低的跳變。上拉電阻的尺寸
2020-09-20 08:37:42
的外部收發(fā)設(shè)備，現(xiàn)在被廣泛地使用在系統(tǒng)內(nèi)多個(gè)集成電路(IC)間的通訊。I2C是半雙工通信I2C只有兩根雙向通信線: 一根是時(shí)鐘線SCL， 一根是數(shù)據(jù)線SDAI2C總線通過上拉電阻接電源，當(dāng)總線空閑的時(shí)候，兩根線均為高電平。各器件之間的SCL與SDA 都是 “線與” 關(guān)系二、I2C的時(shí)序1、數(shù)
2021-08-20 06:58:20
................................................................... 3016.1 標(biāo)準(zhǔn)模式I2C 總線器件電阻Rp 和RS 的最大和最小值
2009-04-09 18:34:35
解決RPullUp，它變成：這是用于計(jì)算最大上拉電阻的最終形式。數(shù)據(jù)表中給出了t 上升時(shí)間，V 邏輯低和V 邏輯高，并且C Bus是根據(jù)電路的特性估算的。選擇t 上升時(shí)間 = 150 ns，V 邏輯低 = 0.5
2020-09-21 09:00:00
我的I2C通信需要被拉到3.3V，但是我不知道我應(yīng)該使用什么尺寸的上拉電阻。我讀過的其他論壇的帖子，建議2.7k歐姆或4.7K歐姆，但這似乎只是讓高可以在3.3V和是在3.0V低。這是正常的嗎？我用
2019-04-03 15:13:49
一 、I2C物理層I2C 通訊設(shè)備之間的常用連接方式見圖：有以下特點(diǎn)：（參考數(shù)據(jù)手冊(cè)：上拉電阻一般4.7k~10k ,一般4.7k）（1）由兩條總線控制：一條雙向串行數(shù)據(jù)線(SDA) ，一條串行
2021-08-03 07:43:57
是FPGA生成的數(shù)據(jù)信號(hào)在約束.ucf文件中，無論我將sda位設(shè)置為i2c還是上拉它，都沒有變化。在硬件設(shè)備中，i2c總線直接連接到FPGA的引腳。根據(jù)傳感器數(shù)據(jù)表，SDATA通過1.5kΩ電阻上拉至VDD
2019-07-01 09:15:23
................................................................... 3016.1 標(biāo)準(zhǔn)模式I2C 總線器件電阻Rp 和RS 的最大和最小值
2008-08-13 17:16:42
的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、 長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括：1、 從節(jié)約功耗及芯片
2017-08-28 09:27:18
的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、 長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括：1、 從節(jié)約功耗及芯片
2017-11-16 17:14:38
下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。?b class="flag-6" style="color: red">電阻小，電流大。3、對(duì)于高速
2011-09-19 08:55:51
下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。?b class="flag-6" style="color: red">電阻小，電流大。3、對(duì)于高速
2008-05-22 08:46:35
要注意上拉電阻的阻值太大的時(shí)候，容易產(chǎn)生干擾，尤其是線路板的線條很長(zhǎng)的時(shí)候，這種干擾更嚴(yán)重，這種情況下上拉電阻不宜過大，一般要小于100K，有時(shí)候甚至小于10K。 5、關(guān)于I2C的上拉電阻：因?yàn)?b class="flag-6" style="color: red">I2C
2018-10-19 16:30:19
。 7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 上拉電阻阻值的選擇原則包括: 1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。 2
2019-06-27 05:55:08
上拉電阻有什么作用？如何去計(jì)算上拉電阻的阻值？51型單片機(jī)IO口有什么特點(diǎn)？AVR單片機(jī)IO口的輸入狀態(tài)有哪幾種？
2021-07-07 07:29:25
，考慮到這個(gè)項(xiàng)目是帶模擬電視芯片的，以前就出現(xiàn)過模擬電視芯片的I2C地址沒有去配，導(dǎo)致出現(xiàn)漏電情況，遂立馬去看是不是這個(gè)問題，結(jié)果是遺憾的，配了！那再仔細(xì)檢查了基帶的GPIO口和其他的I2C，發(fā)現(xiàn)都配
2011-12-15 18:34:39
引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。(二)上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠
2014-05-12 08:24:37
開發(fā)板I2C連接到RTC（RX8010）芯片，I2C總線上沒有接上拉電阻，LS1012A手冊(cè)上說它的I2C是open drain輸出的，為什么沒有上拉電阻？ 哪位能幫助解釋一下，謝謝
2022-01-05 06:28:48
電阻選擇大又會(huì)帶來信號(hào)上升沿的延時(shí)，因?yàn)樨?fù)載的輸入電容在上升沿是通過無源的上拉電阻充電，電阻越大上升時(shí)間越長(zhǎng)，下降沿是通過有源晶體管放電，時(shí)間取決于器件本身。因此設(shè)計(jì)者在選擇上拉電阻值時(shí)，要根據(jù)系統(tǒng)
2014-11-17 10:24:15
波干擾?！ ?、在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地?！ ∷?、上拉電阻阻值選擇原則 1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小?！ ?b class="flag-6" style="color: red">2、從確保足夠
2020-12-14 17:21:30
！ -------一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個(gè)三極管的C，當(dāng)C接通過一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻
2018-06-28 06:21:54
ADXL313加速度傳感器用I2C通信協(xié)議與外部連接時(shí)，上拉電阻的阻值如何確定呢？看數(shù)據(jù)手冊(cè)里要參考《UM10204 I2C總線規(guī)范和用戶手冊(cè)》，修訂版2007年6月03-19日。但是沒有找到這個(gè)手冊(cè)，請(qǐng)問可以提供一下嗎？
2023-12-27 08:16:53
AVR微控制器的I/O口是雙向口。具有如下的特點(diǎn)：AVR IO具備多種IO模式:1 高阻態(tài)，多用于高阻模擬信號(hào)輸入，例如ADC數(shù)模轉(zhuǎn)換器輸入,模擬比較器輸入2 弱上拉狀態(tài)(Rup=20K~50K
2011-11-15 14:10:42
IO內(nèi)置上拉電阻的阻值是多少？所有IO都有內(nèi)置上拉電阻么，阻值是否一樣？
2024-02-21 06:17:58
親愛的大家， 我在我的電路板上使用LSM330DLC陀螺儀，我忘記了SPI / I2C選擇引腳上的上拉電阻。但它工作正常。我的問題是我可以在沒有這些上拉電阻的情況下開發(fā)我的項(xiàng)目嗎？在數(shù)據(jù)表中提
2019-05-16 13:50:24
LTC4311 I2C邏輯緩沖器的典型低壓應(yīng)用電路。利用LTC4311低壓I2C / SMBus加速器，利用低功耗總線加速器提高I2C或SMBU數(shù)據(jù)速率并降低功耗，LTC4311的強(qiáng)上拉電流允許用戶選擇更大的總線上拉電阻值以降低VOL
2019-06-05 09:06:39
，上拉電阻器的值為4.7k?，不過這個(gè)值的范圍可以在少于1k?到10k?之間，取決于所使用的從器件。要獲得正確的上拉電阻值，請(qǐng)參考器件數(shù)據(jù)表。多個(gè)從器件可以共用一條I2C總線，單個(gè)上拉電阻器I2C軟件
2018-08-30 15:39:15
正常，I2C寄存器配置如下：IAM有點(diǎn)丟失。我已經(jīng)嘗試了其他上拉值（1K2，10K，12K）。任何線索！謝謝！！ 以上來自于百度翻譯 以下為原文 regards, Iam trying
2019-05-14 11:56:35
100PF到底就可以正常工作。如果不接電容，需要接一個(gè)100K上拉電阻也可以正常工作，請(qǐng)問一下，大神，這是什么原因呢？？？？？？？
2018-09-26 17:03:56
我已經(jīng)使用 cube-mx 生成了 I2C 代碼。我的從屬設(shè)備是基于 I2C 的 DIGI-POT。當(dāng)我檢查 HAL_I2C_IsDeviceReady() 函數(shù)時(shí) - 它總是出現(xiàn)忙標(biāo)志。以下是我
2023-01-30 07:39:13
最近在用stm32f401re做一款熱成像設(shè)備需要用到I2C，這里總結(jié)一下遇到的坑。一開始調(diào)試我用的是開發(fā)板飛線接傳感器，SCL SDA加4.7k上拉電阻。使用硬件I2C時(shí)讀寫大量數(shù)據(jù)時(shí)經(jīng)常會(huì)遇到
2020-03-05 19:02:15
查找從機(jī)。因?yàn)?b class="flag-6" style="color: red">I2C 通信IO口輸出結(jié)構(gòu)都是配置為漏極開路或集電極開路輸出。所以時(shí)鐘線和數(shù)據(jù)線必須外部都接上拉電阻，當(dāng)一對(duì)多輸出的時(shí)候，很多GPIO口會(huì)連接在同一根線上，可能會(huì)存在某個(gè)GPIO輸出高電平
2021-09-07 14:22:56
。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則 從灌電流的能力
2018-03-06 14:49:03
上拉下拉電阻的定義以及用法為什么要使用拉電阻上拉電阻阻值的選擇原則
2021-04-06 06:06:42
CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位。當(dāng)你不用這些引腳的時(shí)候，這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時(shí)的狀態(tài)是由上下拉電阻獲得。
6. 提高芯片輸入信號(hào)的噪聲容限
2023-05-18 17:30:56
它輸出高電平時(shí)，它就斷路，什么也不輸出，由外接電平?jīng)Q定這個(gè)引腳的電平）。如果芯片內(nèi)部帶有上拉電阻（比如BBB的芯片就自帶上拉電阻），那不外接上拉也可以。BBB系統(tǒng)自帶了一個(gè)Linux下的I2C工具
2014-10-22 13:52:44
git上拉取的最新rtthread想著用不到每秒1000次的系統(tǒng)tick，改為100次以后，sht41，bmp180讀取都不正確了，改回來就ok。難道是底層軟件方式實(shí)現(xiàn)的i2c對(duì)os tick產(chǎn)生
2023-03-07 13:45:56
I2C分為哪幾種模式？I2C的上拉電阻取值是什么？上拉電阻的上限如何確定呢？關(guān)于I2C有什么問題嗎？那么一般如何解決呢？
2021-06-27 06:59:35
一概而論的。但是可能存在一種情況，比如I2C的上拉電阻，他的選取范圍是比較寬的。（不考慮功耗的條件下）作者回復(fù)：功耗與速度及初試化需求,一個(gè)熱情大哥的總結(jié).
2015-10-19 18:06:17
我在設(shè)計(jì)中使用LSM6DS3組件。我過去曾經(jīng)使用過這個(gè)組件（并且總是喜歡它），但從來沒有使用過這個(gè)組件。我正在使用I2C與10k上拉電阻進(jìn)行通信，并且使用與我的微控制器相比的獨(dú)立電源總線來打開/關(guān)閉
2019-03-07 15:42:24
單片機(jī) I2C 時(shí)序介紹在硬件上，I2C 總線是由時(shí)鐘總線 SCL 和數(shù)據(jù)總線 SDA 兩條線構(gòu)成，連接到總線上的所有器件的 SCL 都連到一起，所有 SDA 都連到一起。I2C 總線是開漏引腳并聯(lián)
2022-01-07 06:19:47
能力，使得輸入信號(hào)能夠更穩(wěn)定地傳輸。
綜上所述，上拉電阻在單片機(jī)電路中具有限制電流、提供上拉電壓、調(diào)節(jié)電路阻抗和提供驅(qū)動(dòng)能力等作用。根據(jù)具體電路需求選擇合適的上拉電阻可以有效提高電路的性能和穩(wěn)定性。
2023-09-05 16:45:53
12mA 電流可根據(jù) HID Over I2C 標(biāo)準(zhǔn)進(jìn)行軟件復(fù)位內(nèi)部上拉電阻器可簡(jiǎn)化實(shí)施過程且無需使用外部組件
2018-07-23 07:02:22
拉下拉。電阻在電路上拉或者下拉，常見于單片機(jī)的IO端口，以及MOS的驅(qū)動(dòng)輸出或者I2C這樣的信號(hào)上，有人選擇1K，有人選擇10K，有人選擇100K，那么我們?cè)陔娐吩O(shè)計(jì)中，到底選擇多大的電阻比較合適呢
2022-01-14 07:17:24
，一個(gè)當(dāng)從機(jī)，由于適配器內(nèi)部I2C總線上沒上拉電阻，所以需要在SDA和SCL兩根信號(hào)線上分別接一個(gè)4.7K的上拉電阻到3.3V，然后運(yùn)行USB-I2C Classic軟件，由于我們要配置適配器工作在從
2019-02-18 10:49:50
剎車電阻需要選擇合適的功率和阻值。首先從能量轉(zhuǎn)換和守恒的角度來考慮剎車電阻的選型。我們的設(shè)備總體質(zhì)量約600kg，分?jǐn)偟矫總€(gè)小車約200kg，每個(gè)小車有2個(gè)驅(qū)動(dòng)器，分?jǐn)偟津?qū)動(dòng)器上的質(zhì)量約100kg
2021-09-02 07:25:41
I2C上拉電阻 在一些PCB的layout中，大家往往會(huì)看到在I2C通信的接口處，往往會(huì)接入一個(gè)4.7K的電阻，有的datasheet上面明確有要求，需要接入，有的則沒有要求。 I2C接口 對(duì)于
2022-01-14 07:22:21
CYSTART（）；I2CysCLSSEDRIVEVMODED（I2CYSCLIL DMYRESIUP）；/ /使用內(nèi)部上拉I2C電阻器I2CysSDAsStudioDrimeMod（I2CsSdAydMyRESIUP）；因此，問題是如何在4100系列中做到
2019-10-08 07:43:07
1：僅僅一根線路就可能發(fā)生短路（左），一個(gè)上拉電阻就可以防止輸入管腳懸空，同時(shí)防止不必要短路現(xiàn)象的發(fā)生那么我們?cè)鯓?b class="flag-6" style="color: red">選擇合適的電阻呢？正如大多數(shù)工程的問題一樣，答案取決于你的應(yīng)用。首先我們以極端條件0
2018-11-30 09:12:02
，上拉電阻器的值為4.7k?，不過這個(gè)值的范圍可以在少于1k?到10k?之間，取決于所使用的從器件。要獲得正確的上拉電阻值，請(qǐng)參考器件數(shù)據(jù)表。多個(gè)從器件可以共用一條I2C總線，單個(gè)上拉電阻器I2C軟件
2018-06-04 10:43:02
向來實(shí)現(xiàn)這一點(diǎn)：如果我們將管腳配置成輸入，那么實(shí)際上在管腳輸出上會(huì)出現(xiàn)高電平的輸出，因?yàn)槲覀冇卸x為上拉電阻器的上拉電阻。根據(jù)I2c規(guī)范，如果我們想把引腳設(shè)置為低輸出，我們可以把引腳設(shè)置為輸出，寫0，這是
2019-07-26 14:29:14
大家好，我們用i2c來加速這個(gè)配置：*分開VDD和VDDIO（這個(gè)連接到CS）。* SDA和SCL安裝有10K的外部上拉電阻。* SDO / SA0未連接（應(yīng)該有內(nèi)部上拉）。是否有任何上電順序以確保
2019-03-04 11:37:27
效的抑制反射波干擾。5、預(yù)設(shè)空間狀態(tài)/默認(rèn)電位在一些CMOS輸入端接上拉或下拉電阻是為了預(yù)設(shè)默認(rèn)電位。當(dāng)不用這些引腳時(shí)，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線上空閑時(shí)的狀態(tài)是由上下拉電阻
2019-10-11 08:30:00
使用STM32的GPIO模擬I2C總線時(shí)序，GPIO設(shè)置為開漏模式，SDA和SCK外部必須使用上拉電阻，一般是4.7K。開漏模式的好處是，可以同時(shí)讀取輸入電平，而無需切換輸入/輸出模式。注意事項(xiàng)：在
2022-02-22 06:48:21
上拉電阻和下拉電阻上下拉電阻的出發(fā)點(diǎn)在正常工作或單一故障狀態(tài)下，管腳均不應(yīng)出現(xiàn)不定狀態(tài)從功耗角度考慮，在長(zhǎng)時(shí)間的管腳等待狀態(tài)下，管腳端口的電阻不應(yīng)消耗太多電流上下拉的選擇從抗擾角度出發(fā)，信號(hào)端口優(yōu)選
2022-01-14 07:42:58
。圖1：剛剛運(yùn)行導(dǎo)線可以實(shí)現(xiàn)短路（左）。上拉電阻可防止浮動(dòng)輸入，同時(shí)防止不必要的短路（右）。（來源：作者）那么我們?nèi)绾?b class="flag-6" style="color: red">選擇合適尺寸的電阻呢？與大多數(shù)優(yōu)秀的工程問題一樣，答案取決于您的應(yīng)用。讓我們首先
2018-11-09 09:14:56
處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似于一個(gè)三極管的C，當(dāng)C接通過一個(gè)電阻和電源連接在一起的時(shí)候，該電阻
2021-08-12 13:35:38
會(huì)產(chǎn)生浪涌，特別是火車上的車載電視啊等，電源上要加一些保護(hù)裝置，如RClamp0504F 等能將電壓嵌位10、一般RST,CLK 管腳接上拉電阻選擇上拉電阻阻值的原則包括:1、從節(jié)約功耗及芯片的灌電流
2014-08-21 09:56:08
的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。3、對(duì)于高速電路，過大的上拉電阻
2011-06-02 16:03:48
的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。3、對(duì)于高速電路，過大的上拉電阻可能
2012-06-10 21:25:15
一個(gè)上拉電阻接到正電源，因此在不使用的時(shí)候扔保持高電平。使用 I2C 總線進(jìn)行通信的設(shè)備驅(qū)動(dòng)這兩根線變?yōu)榈碗娖?，在不使用的時(shí)候就讓它們保持高電平。每個(gè)連到 I2C 的設(shè)備都有一個(gè)唯一地址，這個(gè)設(shè)備可以
2018-11-30 11:50:53
使用的從器件。要獲得正確的上拉電阻值，請(qǐng)參考器件數(shù)據(jù)表。多個(gè)從器件可以共用一條I2C總線，單個(gè)上拉電阻器 I2C軟件協(xié)議 不論何種應(yīng)用，每個(gè)支持I2C器件都需要遵守針對(duì)全部I2C器件所定義的共同
2020-12-14 14:17:25
電路設(shè)計(jì)的上拉/下拉電阻阻值應(yīng)該怎樣選？隨便弄一個(gè)，如4.k、10k的成嗎？
2023-10-28 07:37:23
確定上拉電阻值時(shí)需要考慮哪些注意事項(xiàng)？穩(wěn)定可靠的I2C通信的設(shè)計(jì)計(jì)算公式
2021-05-25 06:35:11
。但是，I2C總線拓?fù)湟蕾囉?b class="flag-6" style="color: red">阻值合適的上拉電阻才能實(shí)現(xiàn)穩(wěn)定可靠的通信。電阻值選擇錯(cuò)誤不僅會(huì)造成電能浪費(fèi)，還可能導(dǎo)致總線狀態(tài)和傳輸過程由于噪聲、溫度變化、工作電壓變化以及器件間的制造差異而出
2012-12-17 11:52:52
對(duì)于I2C總線，拉出電阻值是多少？
2020-12-15 06:24:49
請(qǐng)問用TMS320C5515的GPIO口模擬I2C是否需要加上拉電阻？
2018-07-31 07:48:20
換個(gè)說法，如何將28335的GPIO設(shè)置成開漏輸出呢？之前使用硬件I2C接口，工作正常，但是因?yàn)?b class="flag-6" style="color: red">I2C外設(shè)管腳和另外一個(gè)外設(shè)管腳重復(fù)了，只能將I2C接口轉(zhuǎn)移到其它GPIO上，使用軟件模擬。使用軟件
2018-10-08 17:10:19
stm32f051的i2c需要外接上拉電阻嗎，直接用內(nèi)部上拉行不行，還有庫中的I2C_Init函數(shù)中有這么一句/* Enable I2Cx Peripheral */I2Cx->CR1 |= I2C_CR1_PE;為什么初始化有些i2c寄存器需要使能i2c。最后附上波形，希望哪位大哥幫幫忙，看看是什么問題。
2019-03-12 07:14:31
請(qǐng)問為什么有時(shí)在I2C中將SDA和SCL 上加各加個(gè)上拉電阻呢？
2023-05-08 18:01:37
請(qǐng)問用TMS320C5515的GPIO口模擬I2C總線需要接外部上拉電阻嗎？需要的話阻值為多少比較合適呢？
2019-10-28 09:37:43
1.I2C總線簡(jiǎn)介I2C（Inter-Integrated Circuit ,內(nèi)部集成電路)總線是一種由飛利浦Philip公司開發(fā)的串行總線。是兩條串行的總線，它由一根數(shù)據(jù)線（SDA）和一根 時(shí)鐘線
2016-07-06 09:52:35
電阻阻值選擇電路
2009-02-06 11:53:40
707 
I2C總線是微電子通信控制領(lǐng)域中常用的一種總線標(biāo)準(zhǔn)，具備接線少，控制簡(jiǎn)單，速率高等優(yōu)點(diǎn)。在I2C電路中常見的上拉電阻有1k、1.5k、2.2k、4.7k、5.1k、10k等等，但是應(yīng)該如何根據(jù)開發(fā)要求選擇合適的阻值呢?下圖為I2C內(nèi)部結(jié)構(gòu)
2023-05-10 16:17:052646 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論