晶振電路設(shè)計

　　在STM32中，三種不同的時鐘源可被用來驅(qū)動系統(tǒng)時鐘（SYSCLK）：HSI振蕩器時鐘、HSE振蕩器時鐘和PLL時鐘。高速外部時鐘信號（HSE）由以下兩種時鐘源產(chǎn)生：HSE外部晶體／陶瓷諧振器和HSE用戶外部時鐘。HSI時鐘信號由內(nèi)部8MHz的RC振蕩器產(chǎn)生，可直接作為系統(tǒng)時鐘或在2分頻之后作為PLL輸入。LSE（低速外部時鐘信號）晶體是一個32．768KHz的低速外部晶體或陶瓷諧振器。晶振電路如圖3．5所示。

　　圖3．5中心控制器晶振電路

　　左圖為LSE時鐘，它采用32．768kHz夕b部晶振，為實時時鐘（RTC）提供一個低功耗且精確的時鐘源。LSE晶體通過在備份域控制寄存器里的LSEON位啟動和關(guān)閉。右圖為HSE時鐘，采用8MHz夕b部晶振，負載電容值根據(jù)所選晶振選取，為系統(tǒng)提供更為精確的主時鐘。為了減少時鐘輸出的失真和縮短啟動穩(wěn)定時間，晶體和負載電容必須盡可能地靠近振蕩器引腳。

　　JTAG電路設(shè)計

　　JTAG是一種國際標準測試協(xié)議（IEEEl 149．1兼容），主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)高級器件都支持JTAG協(xié)議。JTAG g路如圖3．6所示，這里使用的是20針JTAG接口。各引腳名稱及功能如下：1腳為VTrefH標板參考電壓，接電源；2腳為VCC電源；3腳為nTRST‘狽0試系統(tǒng)復(fù)位信號；5腳為TDI鋇IJ試數(shù)據(jù)串行輸入；7腳為TMS、狽IJ試模式選擇；9腳為TCK測試時鐘：1 1腳為RTCK測試時鐘返回信號，不使用時可以直接接地；1 3腳為TDO測試數(shù)據(jù)串行輸出；15腳為nSRSTg［標系統(tǒng)復(fù)位信號，與目標板上的系統(tǒng)復(fù)位信號（NRST）相連，；4、6、8、10、12、14、16、18、20腳為GND接地；17、19腳未定義。

　　圖3．6中心控制器JTAG電路

　　為了避免任何未受控制的I／O電平，STM32F103VBT6；（EJTAG輸入腳上嵌入了內(nèi)部上拉和下拉。JINTRST（PB4）內(nèi)部上拉，JTDI（PAl5）內(nèi)部上拉，JTMS（PAl3）內(nèi)部上拉，JTCK（PAl4）內(nèi)部下拉。（JTAG IEEE標準建議對TDI、TMS和nTRST上拉，而對TCK沒有特別建議，但在STM32F 1 03VBT6中，JTCK引腳帶有下拉）。

　　R1、R2、R3均為下拉電阻，令系統(tǒng)復(fù)位以后，STM321為部JTAG接口使能，JTAG就可仿真調(diào)試。ARM通過JTAG電路與主機的并口連接，先下載程序到FLASHI勾再在器件內(nèi)通過軟件控制程序的運行，由JTAG接口讀取片內(nèi)信息供調(diào)試使用的方法進行開發(fā)。這種方式不需要仿真器和編程器，大大縮短了開發(fā)周期，降低了開發(fā)成本。

　　外圍電路設(shè)計

　　STM32具有先進的內(nèi)核結(jié)構(gòu)和優(yōu)秀的功耗控制，并且具有性能出眾的片上外設(shè)。其USB接口可達12Mbit／s，USART接口高達4．5Mbit／s。它采用基于ARMv7．M體系結(jié)構(gòu)的32位標準處理器Cortex．M3，是專門為微控制系統(tǒng)、工業(yè)控制系統(tǒng)和無線網(wǎng)絡(luò)系統(tǒng)等功耗和成本敏感的嵌入式應(yīng)用領(lǐng)域?qū)崿F(xiàn)高系統(tǒng)性能設(shè)計的。

　　鍵盤電路設(shè)計

　　圖3．7中心控制器鍵盤電路

　　本部分采用簡單的矩陣式鍵盤設(shè)計，電路如圖3．7所示，這樣不僅減少I／O UI的占用，而且便于以后的擴展。這里采用行掃描法，進行按鍵識別。首先，判斷鍵盤中有無鍵按下：將全部行線（KEY3、KEY4、KEY5）置低，然后檢測列線（KEYl、KEY2）的狀態(tài)。