電路描述

　　本應(yīng)用中用到ADuCM360的下列特性：

　　12位DAC輸出及其靈活的片內(nèi)輸出緩沖器用于控制外部NPN晶體管BC548。通過(guò)控制此晶體管的VBE電壓，可將經(jīng)過(guò)47Ω負(fù)載電阻的電流設(shè)置為所需的值。

　　DAC為12位單調(diào)式，但其輸出精度通常在3 LSB左右。此外，雙極性晶體管引入了線性誤差。為提高DAC輸出的精度并消除失調(diào)和增益端點(diǎn)誤差，ADC0會(huì)測(cè)量反饋電壓，從而反映負(fù)載電阻（RLOAD）兩端的電壓。根據(jù)此ADC0讀數(shù)，DAC輸出將通過(guò)源代碼糾正。這樣就針對(duì)4 mA至20 mA的輸出提供了±0.5°C的精度。

　　24位Σ-Δ 型ADC內(nèi)置PGA，在軟件中為熱電偶和RTD設(shè)置32的增益。ADC1在熱電偶與RTD電壓采樣之間連續(xù)切換。

　　可編程激勵(lì)電流源驅(qū)動(dòng)受控電流流過(guò)RTD。雙通道電流源可在0μA至2 mA范圍內(nèi)以一定的階躍進(jìn)行配置。本例使用200μA設(shè)置，以便將RTD自熱效應(yīng)引起的誤差降至最小。

　　ADuCM360中的ADC內(nèi)置了1.2 V基準(zhǔn)電壓源。內(nèi)部基準(zhǔn)電壓源精度高，適合測(cè)量熱電偶電壓。

　　ADuCM360中ADC的外部基準(zhǔn)電壓源。測(cè)量RTD電阻時(shí)，我們采用比率式設(shè)置，將一個(gè)外部基準(zhǔn)電阻（RREF）連接在外部VREF+和VREF?引腳上。由于該電路中的基準(zhǔn)電壓源為高阻抗，因此需要使能片內(nèi)基準(zhǔn)電壓輸入緩沖器。片內(nèi)基準(zhǔn)電壓緩沖器意味著無(wú)需外部緩沖器即可將輸入泄漏影響降至最低。

　　偏置電壓發(fā)生器（VBIAS）。VBIAS功能用于將熱電偶共模電壓設(shè)置為AVDD/2 （900 mV）。同樣，這樣便無(wú)需外部電阻，便可以設(shè)置熱電偶共模電壓。

　　ARM Cortex-M3內(nèi)核。功能強(qiáng)大的32位ARM內(nèi)核集成了126 KB閃存和8 KBSRAM存儲(chǔ)器，用來(lái)運(yùn)行用戶代碼，可配置和控制ADC，并利用ADC將熱電偶和RTD輸入轉(zhuǎn)換為最終的溫度值。它還可以利用來(lái)自AIN9電壓電平的閉環(huán)反饋控制并持續(xù)監(jiān)控DAC輸出。出于額外調(diào)試目的，它還可以控制UART/USB接口上的通信。

　　UART用作與PC主機(jī)的通信接口。這用于對(duì)片內(nèi)閃存進(jìn)行編程。它還可作為調(diào)試端口，用于校準(zhǔn)DAC和ADC。

　　兩個(gè)外部開(kāi)關(guān)用來(lái)強(qiáng)制該器件進(jìn)入閃存引導(dǎo)模式。使 SD處于低電平，同時(shí)切換RESET按鈕， ADuCM360將進(jìn)入引導(dǎo)模式，而不是正常的用戶模式。在引導(dǎo)模式下，通過(guò)UART接口可以對(duì)內(nèi)部閃存重新編程。

　　J1連接器是一個(gè)8引腳雙列直插式連接器，與CN0300支持硬件隨附的USB-SWD/UART板相連。配合J-Link-Lite 板可對(duì)此應(yīng)用電路板進(jìn)行編程和調(diào)試。參見(jiàn)圖3。

　　熱電偶和RTD產(chǎn)生的信號(hào)均非常小，因此需要使用可編程增益放大器（PGA）來(lái)放大這些信號(hào)。

　　本應(yīng)用使用的熱電偶為T型（銅-康銅），其溫度范圍為?200°C至+350°C，靈敏度約為40ΩV/°C，這意味著ADC在雙極性模式和32倍PGA增益設(shè)置下可以覆蓋熱電偶的整個(gè)溫度范圍。

　　RTD用于冷結(jié)補(bǔ)償。本電路使用的RTD為100Ω鉑RTD，型號(hào)為Enercorp PCS 1.1503.1。它采用0805表貼封裝，溫度變化率為0.385 Ω/°C。

　　注意，基準(zhǔn)電阻RREF必須為精密5.6 kΩ （±0.1%）電阻。

　　本電路必須構(gòu)建在具有較大面積接地層的多層電路板（PCB）上。為實(shí)現(xiàn)最佳性能，必須采用適當(dāng)?shù)牟季帧⒔拥睾腿ヱ罴夹g(shù)（請(qǐng)參考 指南MT-031——“實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器的接地并解開(kāi)AGND和DGND的謎團(tuán)”、 指南MT-101——“去耦技術(shù)”以及 ADuCM360TCZ評(píng)估板布局）。

　　評(píng)估本電路所用的PCB如圖2所示。

　　圖2. 本電路所用的EVAL-CN0300-EB1Z板

　　圖3. 連接至USB-SWD/UART板和SEGGER J-Link-Lite板的EVAL-CN0300-EB1Z板

　　圖3顯示了USB-SWD/UART板。此板用作PC USB端口的接口板。該USB端口可用于通過(guò)基于UART的下載器對(duì)器件進(jìn)行編程。它也可用于連接PC上的COM端口（虛擬串行端口）。這是運(yùn)行校準(zhǔn)程序所需要的條件。

　　J-Link-Lite插入U(xiǎn)SB-SWD/UART板的20引腳連接器中。 J-Link-Lite提供代碼調(diào)試和編程支持。它通過(guò)另一個(gè)USB連接器連接至PC。

　　代碼說(shuō)明

　　用于測(cè)試本電路的源代碼可從 ADuCM360 產(chǎn)品頁(yè)面下載 （zip壓縮文件）。源代碼使用示例代碼隨附的函數(shù)庫(kù)。圖4 顯示了利用KeilμVision4工具查看時(shí)項(xiàng)目中所用的源文件列表。

　　圖4. Vision4中查看的源文件