摩爾定律即將敲響終止的音符，業(yè)界對(duì)于半導(dǎo)體業(yè)的前景也產(chǎn)生了各種看法，其中從大的方面，包括從工藝來(lái)看，在14nm之后如何往下走，包括10nm、7nm甚至5nm以及450mm硅片的進(jìn)程等。顯然時(shí)至今日尚沒(méi)有非常清楚的路線圖，但是硅基半導(dǎo)體之后采用什么材料仍值得人們期待。

　　英特爾：繼續(xù)執(zhí)行“Tick-Tock”發(fā)展策略

　　英特爾預(yù)計(jì)2014年導(dǎo)入14nm制程量產(chǎn)，2015年導(dǎo)入10nm制程，并計(jì)劃于2017年達(dá)到7nm。

　　據(jù)英特爾已經(jīng)公布的工藝路線圖顯示，在2013年時(shí)將實(shí)現(xiàn)14nm，之后能否繼續(xù)遵循每?jī)赡瓿叽缈s小70%的工藝規(guī)則，至少到目前為止業(yè)界認(rèn)為仍是難以確定。至此業(yè)界各家僅是表示工藝尺寸有可能縮小至7nm甚至5nm。

　　顯然英特爾的說(shuō)法不一樣，仍顯示出其頭號(hào)芯片制造商的決心與信心。英特爾副總經(jīng)理兼元件研究處長(zhǎng)麥克（Mike Mayberry）在剛剛落幕的比利時(shí)微電子研究機(jī)構(gòu)IMEC2013科技論壇演講中確認(rèn)，英特爾已確定10nm可于2015年量產(chǎn)。根據(jù)它的最新工藝技術(shù)路線圖，英特爾重申繼續(xù)執(zhí)行“Tick-Tock”發(fā)展策略，也就是每?jī)赡陮?duì)半導(dǎo)體技術(shù)制程進(jìn)行大規(guī)模的升級(jí)。英特爾預(yù)計(jì)2014年導(dǎo)入14nm制程量產(chǎn)，2015年導(dǎo)入10nm制程，并計(jì)劃于2017年可達(dá)7nm的最先進(jìn)水平。不過(guò)，Mike Mayberry還表示，英特爾也在研發(fā)10nm以下時(shí)可替代硅的新型半導(dǎo)體材料，如三五族化合物半導(dǎo)體等，希望能將半導(dǎo)體的性能發(fā)揮至極致。

　　眾所周知，目前英特爾在移動(dòng)智能終端芯片的軟肋在于功耗，它堅(jiān)持采用復(fù)雜的X86架構(gòu)，基本上是延續(xù)電腦發(fā)展的思考模式，僅專(zhuān)注于產(chǎn)品的效能增減來(lái)試圖降低功耗，而ARM的思路是采用大小核，根據(jù)不同的用途來(lái)選擇。

　　英特爾執(zhí)行副總裁兼架構(gòu)事業(yè)部總經(jīng)理浦大衛(wèi)（DadiPerlmutter）近期在中國(guó)***舉行的Computex貿(mào)易展會(huì)上接受采訪時(shí)表示，英特爾與ARM在芯片耗電量和性能方面的競(jìng)爭(zhēng)將結(jié)束，因?yàn)橛⑻貭柤磳⑼瞥龅幕赟ilvermont架構(gòu)的移動(dòng)芯片，在耗電量和性能方面都超過(guò)ARM速度最快的內(nèi)核Cortex-A15。

　　浦大衛(wèi)表示，Silvermont芯片將通過(guò)改進(jìn)電路和電源管理功能提高每瓦性能，Silvermont芯片將采用22nm工藝制造，采用效率更高的FinFET 3D晶體管結(jié)構(gòu)。

　　新一代凌動(dòng)“Silvermont”采用了全新的制造工藝和設(shè)計(jì)，提高了性能，降低了功耗。使用Silvermont微架構(gòu)的智能手機(jī)用平臺(tái)的開(kāi)發(fā)代碼為“Merrifield”，平板電腦用平臺(tái)的開(kāi)發(fā)代碼為“Bay Trail”。Merrifield將從2014年第一季度開(kāi)始供貨，支持Android操作系統(tǒng)。平板電腦平臺(tái)“Bay Trail-T”將于2013年秋季推出，支持Android和Windows 8操作系統(tǒng)。據(jù)稱，Silvermont的圖形處理性能提升到原來(lái)的3倍，還可以向高分辨率顯示器輸出影像，而且續(xù)航時(shí)間更長(zhǎng)。Bay Trail除了可應(yīng)用在平板電腦之外，還可應(yīng)用在包括低價(jià)位二合一終端、筆記本電腦、顯示器、一體型個(gè)人電腦等。

　　英特爾在2012年的研發(fā)費(fèi)用相比于排名第二的高通多出7倍，它在2013年的投資將超過(guò)臺(tái)積電。英特爾在2013年會(huì)將22nm的FinFET工藝生產(chǎn)用于移動(dòng)設(shè)備中的凌動(dòng)（Atom）芯片，2014年時(shí)還將擴(kuò)展到14nm工藝中去。

　　IBM：FD-SOI是22nm強(qiáng)勢(shì)候選技術(shù)

　　盡管SOI技術(shù)有優(yōu)勢(shì)，但繼續(xù)往14nm及以下節(jié)點(diǎn)走時(shí)可能會(huì)遇到困難。

　　IBM公司半導(dǎo)體研發(fā)中心的副總裁Gary Patton最近表示FD-SOI是22nm制程節(jié)點(diǎn)的強(qiáng)勢(shì)候選技術(shù)。

　　目前有很多高性能應(yīng)用中可能會(huì)需要使用FD-SOI技術(shù)。SOI是指在IC制造過(guò)程中采用硅+絕緣層+硅的硅片，這種結(jié)構(gòu)方式的優(yōu)勢(shì)是可以減小器件的寄生電容，并改善器件的性能。

　　在部分耗盡型SOI結(jié)構(gòu)中，SOI中頂層硅層的厚度為50nm~90nm，因此溝道下方的硅層中僅有部分被耗盡層占據(jù)，由此可導(dǎo)致電荷在耗盡層以下的電中性區(qū)域中累積，造成所謂的浮體效應(yīng)。而FD-SOI可將位于頂層的硅層厚度減薄至5nm~20nm，這樣器件在工作時(shí)柵極下面溝道位置下方的耗盡層便可充滿整個(gè)硅薄膜層，如此便可消除在PD-SOI（部分耗盡層）中常見(jiàn)的浮體效應(yīng)。

　　盡管SOI技術(shù)有優(yōu)勢(shì)，可以繼續(xù)沿用現(xiàn)有的平面制造工藝，但是由于SOI硅片的成本至少高出10倍左右，再加上至20nm工藝時(shí)頂層硅的厚度已降至6.3nm，厚度精度控制在±0.5nm之間，因此繼續(xù)往14nm及以下節(jié)點(diǎn)走時(shí)可能會(huì)遇到困難。目前參與SOI俱樂(lè)部的制造商有IBM、意法半導(dǎo)體、Soitec、格羅方德，設(shè)計(jì)服務(wù)公司有上海的芯原及另一家不知名的日本公司等，而真正用于量產(chǎn)的產(chǎn)品僅是意法半導(dǎo)體采用28nm工藝制程的SoC。

　　SOI工藝令人頭疼的另一個(gè)問(wèn)題是此種技術(shù)是否能適合在移動(dòng)設(shè)備市場(chǎng)中使用，業(yè)界對(duì)于SOI晶體管的所謂“歷史效應(yīng)”和尺寸可微縮空間保持懷疑的態(tài)度，因此多年來(lái)SOI技術(shù)一直只在部分高端臺(tái)式機(jī)處理器和其他高性能應(yīng)用中才有應(yīng)用，SOI中熱的不良導(dǎo)體BOX層（埋入式氧化物層）導(dǎo)致的散熱劣勢(shì)應(yīng)該也是其原因之一。