3D集成電路技術(shù)的發(fā)展始于多年前,遠(yuǎn)早于摩爾定律效益放緩成為討論話題之前。該技術(shù)最初用于堆疊功能塊,功能塊之間具有高帶寬總線。內(nèi)存廠商和其他IDM在早期通常會(huì)利用這項(xiàng)技術(shù)。由于該技術(shù)本身并不局限于此類用途,因此該技術(shù)一直具有更廣泛的吸引力和潛力。
多年來(lái),3D IC技術(shù)已從初始階段發(fā)展成為一種成熟的主流制造技術(shù)。EDA行業(yè)引入了許多工具和技術(shù)來(lái)幫助設(shè)計(jì)采用3D IC路徑的產(chǎn)品。最近,復(fù)雜的SoC實(shí)現(xiàn)開始利用3D IC技術(shù)來(lái)平衡性能和成本目標(biāo)。
摩爾定律的放緩已成為實(shí)現(xiàn)SOC的小芯片方式的主要驅(qū)動(dòng)因素。小芯片是專為與其他小芯片和全尺寸集成電路一起在封裝內(nèi)運(yùn)行而設(shè)計(jì)和優(yōu)化的小型集成電路。越來(lái)越多的公司轉(zhuǎn)向在不同工藝節(jié)點(diǎn)中實(shí)現(xiàn)的集成電路和小芯片的3D堆疊,以優(yōu)化各自的小芯片功能。設(shè)計(jì)者還可以在同一封裝內(nèi)的硅內(nèi)插層上組合3D存儲(chǔ)器堆棧,例如高帶寬存儲(chǔ)器。3D IC實(shí)現(xiàn)將是小芯片采用浪潮的主要受益者。
當(dāng)一項(xiàng)新功能準(zhǔn)備好成為主流時(shí),其大規(guī)模采用的成功取決于解決方案交付的容易、快速、有效和高效程度。雖然3D IC制造技術(shù)可能已成為主流,但成功實(shí)現(xiàn)異構(gòu)3D IC仍有一些基礎(chǔ)支持因素。西門子EDA最近出版了一本關(guān)于這一主題的電子書,作者是Keith Felton。
這篇文章將重點(diǎn)介紹電子書中的一些要點(diǎn)。后續(xù)文章將介紹在實(shí)施3D IC設(shè)計(jì)時(shí)實(shí)現(xiàn)最佳結(jié)果的方法和工作流程建議。
成功實(shí)現(xiàn)異構(gòu)3D IC的基礎(chǔ)推動(dòng)力
任何好的設(shè)計(jì)方法總是包括對(duì)下游效應(yīng)的前瞻性,以便在設(shè)計(jì)過(guò)程的早期考慮和解決它們。雖然這對(duì)于單片設(shè)計(jì)也很重要,但在設(shè)計(jì)3D IC時(shí)變得至關(guān)重要。
系統(tǒng)協(xié)同優(yōu)化(STCO)方法
這種方法涉及從架構(gòu)級(jí)別開始,根據(jù)功能需求和形狀因子約束將系統(tǒng)劃分為各種小芯片和封裝裸片。在此步驟之后,生成RTL或功能模型。隨后是物理樓層規(guī)劃和驗(yàn)證,一直到過(guò)程性能建模支持的詳細(xì)布局。
STCO元素已經(jīng)存在于許多西門子EDA工具中,使工程師能夠在可布線性、功率、熱和可制造性的預(yù)測(cè)下游影響的背景下評(píng)估設(shè)計(jì)決策。預(yù)測(cè)建模是STCO方法的基本組成部分,該方法在物理規(guī)劃期間利用西門子EDA建模工具,以盡早了解下游性能。
從基于設(shè)計(jì)到基于系統(tǒng)的優(yōu)化過(guò)渡
3D IC 設(shè)計(jì)需要在整個(gè)設(shè)計(jì)和集成過(guò)程中保持一致的系統(tǒng)表示,并具有所有跨域內(nèi)容的可見(jiàn)性和互操作性。這需要能夠從早期規(guī)劃到實(shí)施再到設(shè)計(jì)驗(yàn)收和制造交接的完整系統(tǒng)視角的工具和方法。
擴(kuò)大供應(yīng)鏈和工具生態(tài)系統(tǒng)
3D IC設(shè)計(jì)工作需要比業(yè)界更高水平的工具互操作性和開放性。必須支持在多供應(yīng)商或多工具環(huán)境中共享和更新設(shè)計(jì)內(nèi)容。這對(duì)整個(gè)設(shè)計(jì)過(guò)程中的裝配級(jí)驗(yàn)證提出了更高的要求,以確保系統(tǒng)的不同部分按預(yù)期一起工作。
跨多個(gè)領(lǐng)域平衡設(shè)計(jì)資源
STCO有助于探索3D IC解決方案空間,實(shí)現(xiàn)所有領(lǐng)域資源的理想平衡,并得出最佳產(chǎn)品配置。早期的視角能夠更好地進(jìn)行資源分配的工程決策,從而產(chǎn)生性能更高、成本效益更高的產(chǎn)品。
更緊密地整合各個(gè)團(tuán)隊(duì)
需要新的設(shè)計(jì)流程來(lái)支持3D IC設(shè)計(jì)中多個(gè)ASIC、小芯片、存儲(chǔ)器和插入器的設(shè)計(jì)、驗(yàn)證和集成。芯片、封裝和PCB團(tuán)隊(duì)更可能是全球性的,需要與系統(tǒng)、RTL和ASIC設(shè)計(jì)流程進(jìn)行更緊密的集成。
有關(guān)西門子EDA 3D IC創(chuàng)新的更多詳細(xì)信息,請(qǐng)下載西門子EDA出版的電子書。
雖然西門子異構(gòu)3D IC解決方案具有強(qiáng)大的功能,但能否充分利用這些功能取決于所采用的實(shí)施方法。設(shè)計(jì)具有差異化、盈利能力和上市時(shí)間優(yōu)勢(shì)的3D IC產(chǎn)品后續(xù)將繼續(xù)討論。
編輯:黃飛
?
評(píng)論