4月18日，在臺(tái)積電召開(kāi)第一季度財(cái)報(bào)會(huì)議中，臺(tái)積電指出3nm技術(shù)已經(jīng)進(jìn)入全面開(kāi)發(fā)的階段。5月15日，三星在Foundry Forum活動(dòng)中，發(fā)布了公司第一款3nm工藝的產(chǎn)品設(shè)計(jì)套件。由此看來(lái)，在英特爾還在糾結(jié)10nm如何向前發(fā)展之際。先進(jìn)工藝的戰(zhàn)火已經(jīng)在臺(tái)積電和三星的推動(dòng)下，燃燒到了3nm。

去年，三星的Foundry Forum活動(dòng)中強(qiáng)調(diào)了先進(jìn)封裝的重要性；今年，三星的Foundry Forum則將重點(diǎn)放在了先進(jìn)制程的進(jìn)度上。就此，我們也能夠很明顯地感受到，三星與臺(tái)積電之間的競(jìng)爭(zhēng)越發(fā)激烈。

戰(zhàn)略部署：3nm何時(shí)到來(lái)？

在先進(jìn)制程方面，臺(tái)積電和三星的關(guān)系可以說(shuō)是針尖對(duì)麥芒，兩者之間的龍爭(zhēng)虎斗也著實(shí)精彩。2015~2016年，三星Foundry先進(jìn)制程能力的逐步成熟，從臺(tái)積電那里奪得了不少大客戶訂單。2016~2017年，臺(tái)積電先進(jìn)制程的進(jìn)一步成熟，并憑借InFO技術(shù)獨(dú)攬?zhí)O果大單。2017年，三星又宣布將晶圓代工部分獨(dú)立，擴(kuò)大純晶圓代工業(yè)務(wù)份額，直接對(duì)標(biāo)臺(tái)積電。至此以后，兩者之間關(guān)于先進(jìn)制程的搶灘戰(zhàn)越來(lái)越激烈。

就目前公開(kāi)的消息來(lái)看，臺(tái)積電和三星都已經(jīng)透露了一些關(guān)于3nm工藝節(jié)點(diǎn)上的進(jìn)展。目前來(lái)看，5nm、3nm節(jié)點(diǎn)主要面向FPGA等高性能計(jì)算領(lǐng)域，智能處理器和5G芯片。而2019年被視為是5G商用元年，在接下來(lái)的兩三年中，5G將會(huì)被大規(guī)模使用。或許，這也是兩大晶圓代工龍頭紛紛選擇透露3nm進(jìn)程的誘因之一。

2018年12月，據(jù)***媒體報(bào)道稱，臺(tái)積電的3nm晶圓廠方案已經(jīng)獲得***主管部門批準(zhǔn)，選址***南部科技園區(qū)。據(jù)悉，臺(tái)積電3nm工廠建設(shè)預(yù)計(jì)會(huì)花費(fèi)超過(guò)200億美元，同時(shí)有望帶動(dòng)相關(guān)供應(yīng)商跟進(jìn)建廠。依照臺(tái)積電規(guī)劃藍(lán)圖，3nm應(yīng)可在2021年試產(chǎn)、2022年量產(chǎn)，成為全球第一家提供晶圓代工服務(wù)，同時(shí)解決很多AI人工智能芯片功效更強(qiáng)大的晶圓代工廠。

前不久，三星也公布了未來(lái)的制程工藝路線圖，公司計(jì)劃今年推出7nm EUV工藝，明年有5/4nm EUV工藝，2020年則會(huì)推出3nm EUV工藝，同時(shí)晶體管類型也會(huì)從FinFET轉(zhuǎn)向GAA結(jié)構(gòu)。據(jù)悉，三星3GAE工藝中還在開(kāi)發(fā)當(dāng)中，不過(guò)他們4月份就發(fā)布了3GAE工藝的PDK 1.0工藝設(shè)計(jì)套件，旨在幫助客戶盡早開(kāi)始設(shè)計(jì)工作，提高設(shè)計(jì)競(jìng)爭(zhēng)力，同時(shí)縮短周轉(zhuǎn)時(shí)間（TAT）。

基于GAA的工藝節(jié)點(diǎn)有望在下一代應(yīng)用中廣泛采用，例如移動(dòng)、網(wǎng)絡(luò)通訊、汽車電子、人工智能（AI）和IoT物聯(lián)網(wǎng)等。三星還透露，通過(guò)使用全新的晶體管結(jié)構(gòu)可使性能提升35%、功耗降低50%，芯片面積縮小45%。不過(guò)，三星官方?jīng)]有明確3GAE工藝量產(chǎn)時(shí)間，但根據(jù)市場(chǎng)猜測(cè)，三星3nm在2021年實(shí)現(xiàn)量產(chǎn)是大概率事件。

而就以上消息來(lái)看，三星將早于臺(tái)積電一年推出3nm工藝。誰(shuí)能更快地推出可靠的新工藝，誰(shuí)就有可能掌握在該制程上的最大話語(yǔ)權(quán)。為了能夠贏得3nm這場(chǎng)搶灘戰(zhàn)的勝利，都需要哪些技術(shù)來(lái)助攻？

助攻一：晶體管結(jié)構(gòu)

目前，先進(jìn)制程多數(shù)采用立體結(jié)構(gòu)，即"FinFET"（鰭式場(chǎng)效晶體管），此結(jié)構(gòu)的通道是豎起來(lái)而被閘極給包圍起來(lái)的，因?yàn)樾螤钕耵~(yú)類的鰭而得名，如此一來(lái)閘極偏壓便能有效調(diào)控通道電位，因而改良開(kāi)關(guān)特性。但是FinFET在經(jīng)歷14/16nm、7/10nm階段后，不斷拉高的深寬比(aspect ratio)讓前段制程已逼近物理極限，再繼續(xù)微縮的話，先不提電性是否還能有效提升，就結(jié)構(gòu)而言就已有許多問(wèn)題。

為了擴(kuò)展，通道和柵極之間的接觸面積需要增加，Gate-All-Around（GAA）設(shè)計(jì)被提了出來(lái)。GAA調(diào)整了晶體管的尺寸，以確保柵極也位于通道下方，而不僅僅在頂部和側(cè)面。這允許GAA設(shè)計(jì)垂直堆疊晶體管，而不是橫向堆疊晶體管。

三星方面，據(jù)公開(kāi)消息整理，三星與IBM合作開(kāi)發(fā)了GAAFET（Gate-All-Around）工藝節(jié)點(diǎn)，同時(shí)，三星也已宣布對(duì)早期工藝進(jìn)行定制。三星Foundry市場(chǎng)副總裁Ryan Sanghyun Lee稱，自2002年以來(lái)，三星一直在開(kāi)發(fā)其GAA技術(shù)的專有實(shí)現(xiàn)，稱為多橋通道FET（MBCFET）。該公司指出，其MBCFET技術(shù)使用納米片器件來(lái)增強(qiáng)柵極控制，這可以顯著改善晶體管的性能。據(jù)悉，它可以通過(guò)用納米片代替Gate All Around的納米線來(lái)實(shí)現(xiàn)每堆更大的電流。取代增加了傳導(dǎo)面積，允許增加更多的柵極而不增加橫向足跡。三星聲稱MBCFET的設(shè)計(jì)將改善工藝的開(kāi)關(guān)行為，并允許處理器將工作電壓降至0.75V以下。MBCFET的關(guān)鍵點(diǎn)在于該工藝與FinFET設(shè)計(jì)完全兼容，不需要任何新的制造工具。

在前不久三星舉行的Foundry Forum上，三星稱3nm工藝時(shí)代不再使用FinFET晶體管，而是使用全新的晶體管結(jié)構(gòu)——GAA（Gate-All-Around環(huán)繞柵極）晶體管，通過(guò)使用納米片設(shè)備制造出了MBCFET（Multi-Bridge-Channel FET，多橋-通道場(chǎng)效應(yīng)管），該技術(shù)可以顯著增強(qiáng)晶體管性能，主要取代FinFET晶體管技術(shù)。

在臺(tái)積電方面，官方公布有關(guān)于3nm技術(shù)方面的消息較少。據(jù)芯科技消息稱，臺(tái)積電3nm制程技術(shù)已進(jìn)入實(shí)驗(yàn)階段，業(yè)內(nèi)人士更透露，3nm制程在"Gate All Around(GAA) "、環(huán)繞式閘極技術(shù)上已有新突破。業(yè)內(nèi)人士進(jìn)一步表示，臺(tái)積電已經(jīng)做出環(huán)繞式閘極的結(jié)構(gòu)，外型就像類圓形般，但因?yàn)槌叽绫惹耙淮s小30%，也必須導(dǎo)入新材料InAsGe nanowire and Silicon nanowire，因此制程技術(shù)上相當(dāng)困難，尤其是在蝕刻部分是大挑戰(zhàn)，不過(guò)以優(yōu)勢(shì)來(lái)說(shuō)，環(huán)繞式閘極的結(jié)構(gòu)將可以改善ESD靜電放電、且優(yōu)化尖端放電的問(wèn)題，材料廠的高管也認(rèn)為，環(huán)繞式閘極的結(jié)構(gòu)得以繼續(xù)微縮柵長(zhǎng)尺寸。

由此可見(jiàn)，GAA架構(gòu)將成為3nm工藝上不可缺少的技術(shù)。

助攻二：EUV

在上文三星所提到的先進(jìn)制程路線圖時(shí)，我們不止一次看到了EUV的身影。同時(shí)，我們也通過(guò)臺(tái)積電在今年來(lái)的動(dòng)作上，發(fā)現(xiàn)了EUV對(duì)于先進(jìn)制程能夠得到進(jìn)一步發(fā)展的重要性——前不久，臺(tái)積電宣布已完成其5納米工藝節(jié)點(diǎn)的基礎(chǔ)設(shè)施設(shè)計(jì)，該節(jié)點(diǎn)將利用該公司的第二代極紫外（EUV）以及深紫外（DUV）光刻技術(shù)。

據(jù)Techshop消息稱，從3月底開(kāi)始，臺(tái)積電準(zhǔn)備開(kāi)始使用極紫外光刻技術(shù)批量生產(chǎn)7nm晶圓。ASML已經(jīng)為臺(tái)積電在2019年計(jì)劃的30個(gè)系統(tǒng)中分配了18個(gè)。接下來(lái)，臺(tái)積電的7nm EUV產(chǎn)量將全面運(yùn)行，該公司的5nm工藝將轉(zhuǎn)向風(fēng)險(xiǎn)生產(chǎn)狀態(tài)。EUV將繼續(xù)用于5nm，預(yù)計(jì)可行至3nm。到2019年底，臺(tái)積電將在5nm節(jié)點(diǎn)上進(jìn)行芯片設(shè)計(jì)，預(yù)計(jì)到2020年初量產(chǎn)。據(jù)悉，2018年，7nm EUV僅占臺(tái)積電銷售額的9％。今年，新工藝有望占其總銷售額的四分之一。

在三星方面，去年 10 月，三星就宣布了準(zhǔn)備初步生產(chǎn) 7nm 工藝，這是三星首個(gè)采用 EUV 光刻技術(shù)的工藝節(jié)點(diǎn)。據(jù)悉，三星已提供業(yè)界首批基于EUV的新產(chǎn)品的商業(yè)樣品，并于今年年初開(kāi)始量產(chǎn) 7nm 工藝。與其前身的10nm FinFET相比，三星的7LPP技術(shù)不僅大大降低了工藝復(fù)雜性，而且層數(shù)更少，產(chǎn)量更高，而且面積效率提高了40％，性能提高了20％，功耗降低了50％。到2020年，三星希望通過(guò)新的EUV系列為需要大批量生產(chǎn)下一代芯片設(shè)計(jì)的客戶提供額外的容量。作為EUV的先驅(qū)，三星還開(kāi)發(fā)了專有功能，例如獨(dú)特的掩模檢測(cè)工具，可在EUV掩模中執(zhí)行早期缺陷檢測(cè)，從而可以在制造周期的早期消除這些缺陷。據(jù)悉，三星位于韓國(guó)華成的S3生產(chǎn)線正在生產(chǎn)基于EUV的工藝的芯片產(chǎn)品。此外，三星還在華城部署了新的EUV生產(chǎn)線，該生產(chǎn)線預(yù)計(jì)將在2019年下半年完成，并從明年開(kāi)始增產(chǎn)。

助攻三：封裝

除此之外，先進(jìn)封裝也是各大代工廠的主攻方向。

此前有媒體報(bào)道稱，臺(tái)積電完成全球首顆3D IC封裝，預(yù)計(jì)將于2021年量產(chǎn)。臺(tái)積電此次揭露3D IC封裝技術(shù)成功，正揭開(kāi)半導(dǎo)體制程的新世代。目前業(yè)界認(rèn)為，此技術(shù)主要為是為了應(yīng)用在 5 納米以下先進(jìn)制程，并為客制化異質(zhì)芯片鋪路，當(dāng)然也更加鞏固蘋(píng)果訂單。Digitimes的研究也指出，為了搭配先進(jìn)制程微縮及異質(zhì)芯片整合趨勢(shì)，臺(tái)積電研發(fā)整合的10nm邏輯芯片及DRAM的整合扇出層疊封裝(InFO-PoP)，以及12nm系統(tǒng)單芯片與8層HBM2存儲(chǔ)器的CoWoS封裝等均進(jìn)入量產(chǎn)，并推出整合多顆單芯片的整合扇出型基板封裝(InFO-oS)、整合扇出存儲(chǔ)器基板封裝(InFO-MS)、整合扇出天線封裝(InFO-AIP)等新技術(shù)。

三星推出了可與臺(tái)積電晶圓級(jí)扇出型封裝（InFO）抗衡的FOPLP-PoP封裝，其目標(biāo)2019年前為新制程建立量產(chǎn)系統(tǒng)，藉此贏回蘋(píng)果供應(yīng)訂單。但DIGITIMES認(rèn)為，F(xiàn)OPLP 仍面臨不小的挑戰(zhàn)，以目前 FOPLP 剛起步的狀況來(lái)看，經(jīng)濟(jì)規(guī)模將是技術(shù)普及的最大挑戰(zhàn)，在初期良率還不夠好的狀態(tài)下，F(xiàn)OPLP 產(chǎn)能要達(dá)到理想的成本優(yōu)勢(shì)，短期內(nèi)恐不易達(dá)成。在其他先進(jìn)封裝上，針對(duì)2.5D封裝，三星推出了可與臺(tái)積電CoWoS封裝制程相抗衡的I-Cube封裝制程，在2019年三星晶圓代工論壇上，該公司的FD-SOI（FDS）流程和eMRAM的擴(kuò)展以及一系列最先進(jìn)的封裝解決方案也在今年的Foundry論壇上亮相。據(jù)悉，三星今年將完成28FDS工藝，18FDS和1Gb容量eMRAM的繼任者的開(kāi)發(fā)。

投資規(guī)模

無(wú)論是晶體管架構(gòu)，還是EUV，亦或是先進(jìn)封裝，都是先進(jìn)制程在向前發(fā)展的過(guò)程中不可缺少的技術(shù)。但每一項(xiàng)技術(shù)，都需要大量的資金來(lái)做支持。

國(guó)際商業(yè)戰(zhàn)略（IBS）首席執(zhí)行官漢德?tīng)?瓊斯（Handel Jones）曾表示，“該行業(yè)需要大幅增加功能，并小幅增加晶體管成本，以證明使用3納米。3nm工藝開(kāi)發(fā)成本將達(dá)到40億至50億美元，而每月40,000片晶圓的晶圓廠成本將達(dá)到150億至200億美元?！?/p>

為此，三星電子于4月24日宣布，三星電子將在2030年投資1150億美元用于系統(tǒng)半導(dǎo)體領(lǐng)域的研發(fā)和生產(chǎn)技術(shù)。根據(jù)已批準(zhǔn)的未來(lái)12年計(jì)劃，這1150億美元中，將投資73萬(wàn)億韓元（634億美元）用于韓國(guó)的研發(fā)（這可能意味著芯片研發(fā)和工藝技術(shù)的研發(fā)），60萬(wàn)億韓元（521億美元）將投資于用于制造邏輯芯片的生產(chǎn)設(shè)施和基礎(chǔ)設(shè)施為各種客戶。

臺(tái)積電方面，根據(jù)臺(tái)積電14日董事會(huì)消息稱，臺(tái)積電通過(guò)了1,217.81億元資本預(yù)算，除升級(jí)先進(jìn)制程產(chǎn)能外，也用于轉(zhuǎn)換部分邏輯制程產(chǎn)能為特殊制程產(chǎn)能。臺(tái)積電預(yù)定今年度資本支出金額約100億美元至110億美元，其中80%經(jīng)費(fèi)將用于3 納米、5納米及7納米先進(jìn)制程技術(shù)。臺(tái)積電預(yù)期，今年7納米與第二代7納米制程將貢獻(xiàn)約25%業(yè)績(jī)。另外有10%經(jīng)費(fèi)用于先進(jìn)封裝與光罩，10%用于特殊制程。

三星與臺(tái)積電除了在3nm制程上爭(zhēng)奪激烈，在其他先進(jìn)制程方面的碰撞也不少。自2019年以來(lái)，臺(tái)積電接連發(fā)布了6nm、5nm、5nm+的發(fā)展路線。三星方面，雖在7nm的進(jìn)度上稍顯遜色，但其EUV技術(shù)卻不容小覷。另外，從本次三星積極布局3nm的動(dòng)作上來(lái)看，也許，三星正在企圖利用3nm技術(shù)來(lái)反超臺(tái)積電。