一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

關于FinFET技術中的電路設計的分析和介紹

西門子EDA ? 來源:djl ? 2019-10-12 08:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

所有大型晶圓代工廠都已宣布FinFET技術為其最先進的工藝。Intel在22 nm節(jié)點上采用該晶體管1,TSMC在其16 nm工藝上使用2,而Samsung和GlobalFoundries則將其用于14 nm工藝中3。與所有新工藝一樣,對于IC設計人員來說最重要的問題是“這對我意味著什么?”新的,更小的工藝意味著設計人員將可獲益于更低的功耗、更高的面積利用率以及源自半導體縮放的其他傳統(tǒng)的改善。但除了這些優(yōu)勢外,還存在著一定的學習成本,以了解新的設計規(guī)則、參數(shù)差異,以及必須實施才能在新節(jié)點進行設計的新方法或改進的方法。目前為止,收益總能證明成本的價值所在。對FinFET來說也是這樣嗎?

與其他所有新技術一樣,F(xiàn)inFET工藝包含一種與學習如何使用其進行設計相關的成本。由于FinFETs是一種完全不同的晶體管,問題變成,這種改變是漸進的(典型學習成本)還是革命性的(顯著學習成本)。答案取決于你的觀點…

漸進

首先要記住的是,對于大多數(shù)晶圓代工廠來說,16nm和14 nm的后道工序(BEOL)結構與20 nm節(jié)點的一樣。20 nm采用了雙重曝光(DP)4,對設計和制造界產(chǎn)生了極大影響。DP推動了設計流程的變化,是EDA工具在設計、驗證、寄生參數(shù)提取和分析方面變化的催化劑。

幸運的是,DP的挑戰(zhàn)就發(fā)生在最近。三重曝光或多重曝光業(yè)已到來,但并非用于現(xiàn)有的FinFET工藝。由于BEOL與20 nm相同,設計人員最需學習并了解前道工序 (FEOL)幾何形狀的變化。圖1是具有單“鰭片”的FinFET器件圖示,當然大部分FinFET器件都有多鰭片。

圖1:單“鰭片”FinFET。

(信息來源:GLOBALFOUNDRIES)

第一次看到這些器件時,大部分設計人員會問以下問題:

1.如何設計?

2.一個器件應包含多少鰭片?

3.鰭片尺寸/間距應該是多少?

4.如何獲取所需信息來了解幾何形狀與電氣性能的折衷方案?

這些都是棘手的問題!通常,設計人員,尤其是數(shù)字設計人員,在權衡晶體管結構和電氣性能時將寬度、長度和面積作為參數(shù)進行考量。FinFET設計的性質(zhì)可能極大地改變這一切。幸運的是,大多數(shù)晶圓代工廠已考慮到這一點,并為FinFET工藝開發(fā)了一種與20nm及以上工藝相同的設計方法。

沒錯,對于這第一代FinFET,設計人員沒有設計/開發(fā)鰭片(除非是SRAM設計人員)。如同之前的節(jié)點,IC設計人員將會通過定義器件的寬度、長度和面積來設計晶體管。設計、驗證、提取和分析工具將根據(jù)晶圓代工廠的規(guī)范將版圖分解為鰭片,然后執(zhí)行必要的分析來進行物理驗證、參數(shù)和寄生計算,甚至是執(zhí)行幾何形狀填充和電路仿真。

通過這些EDA創(chuàng)新,如果你是即將采用FinFET工藝的數(shù)字設計人員且最近的節(jié)點是20nm,那么FinFETs只不過是一種漸進的變化。BEOL沒有新的內(nèi)容,物理設計在很大程度上仍舊保持不變,而EDA工具負責執(zhí)行必要的分析。

革命性

圖2更加真實地描述出了FinFET,用弧形代替了之前示例中的方框和平面。大部分設計人員都同意,預測這種結構的電氣性能需要重大創(chuàng)新。器件及其互連周圍的電場比他們在傳統(tǒng)MOSFET中遇到的要復雜得多。另外,F(xiàn)inFET器件的驅(qū)動能力比同樣尺寸的MOSFET更強,這意味著設計人員在預測電氣行為方面將需要更高的精確度。為滿足這些要求,就需要新的技術來進行器件和其互連的建模。

圖2:弧形結構的FinFET圖示(TEM圖片來源:ChipWorks;仿真來源:Gold StandardSimulations Ltd.)

另外,從模擬或IP設計人員的角度來看,上述設計方法(鰭片由晶圓代工廠實施)并非首選模型。這些設計人員希望能獲得更大的自由度,以減少滲漏、匹配驅(qū)動能力、提高頻率響應以及推動電氣和幾何限制,而這些都是固定鰭片無法做到的。根據(jù)其性質(zhì),這種設計是定制的,而無法控制鰭片數(shù)量或大小對于其中很多設計人員來說是非常別扭。

對于從28nm或以上工藝跳到FinFET工藝的定制、模擬或IP設計人員來說,這種設計是革命性的,但不一定是字面上的“全新改良”。雖然有工具創(chuàng)新來緩和這種過渡,進行這種設計的方法與其習慣的設計手法相比可能更顯嚴格。采用傳統(tǒng)MOSFET工藝,這些設計人員設計定制化的晶體管包括定制其尺寸和方向。對于FinFET,設計人員將通過更少的變量來達成所需的電氣響應。有人懷疑是否可以通過FinFET 工藝來完成先進的模擬設計,而關于此問題,已經(jīng)有很多人討論過了。答案是肯定的,但需要對設計方法進行重大改變,且可能需要更多的實驗。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電路設計
    +關注

    關注

    6706

    文章

    2541

    瀏覽量

    214701
  • 晶圓代工
    +關注

    關注

    6

    文章

    868

    瀏覽量

    49207
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    IGBT驅(qū)動與保護電路設計及 應用電路實例

    從事IGBT應用電路設計的工程技術人員在實際設計工作參考。 全書共分為6章,在概述了IGBT的發(fā)展歷程與發(fā)展趨勢的基礎上,講解了IGBT的結構和工作特性、IGBT模塊化技術、IGBT
    發(fā)表于 07-14 17:32

    體硅FinFET和SOI FinFET的差異

    三維立體結構成為行業(yè)主流。然而在FinFET陣營內(nèi)部,一場關于“地基材料”的技術路線競爭悄然展開——這便是Bulk Silicon(體硅) 與SOI(絕緣體上硅) 兩大技術的對決。這場
    的頭像 發(fā)表于 06-25 16:49 ?707次閱讀
    體硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差異

    如何學好電路設計?(文末分享電路設計資料合集)

    學好電路設計是硬件工程師的核心能力之一,需要系統(tǒng)的理論學習、實踐積累和持續(xù)迭代。通過以下路徑,結合至少3-5個完整項目經(jīng)驗,高效掌握電路設計技能;一、夯實基礎理論電路分析基礎掌握基爾霍
    的頭像 發(fā)表于 05-22 11:40 ?411次閱讀
    如何學好<b class='flag-5'>電路設計</b>?(文末分享<b class='flag-5'>電路設計</b>資料合集)

    FinFET與GAA結構的差異及其影響

    本文介紹了當半導體技術FinFET轉(zhuǎn)向GAA(Gate-All-Around)時工藝面臨的影響。
    的頭像 發(fā)表于 05-21 10:51 ?1027次閱讀
    <b class='flag-5'>FinFET</b>與GAA結構的差異及其影響

    FinFET技術在晶圓制造的優(yōu)勢

    本文通過介紹傳統(tǒng)平面晶體管的局限性,從而引入FinFET技術的原理、工藝和優(yōu)勢。
    的頭像 發(fā)表于 04-14 17:23 ?500次閱讀
    <b class='flag-5'>FinFET</b><b class='flag-5'>技術</b>在晶圓制造<b class='flag-5'>中</b>的優(yōu)勢

    模擬示波器在電路設計與調(diào)試的應用

    電路的性能。例如,在高速數(shù)字電路設計,模擬示波器能幫助工程師捕捉到那些瞬間變化的信號,通過調(diào)整電路參數(shù)確保數(shù)據(jù)的準確傳輸。 波形觀測與分析
    發(fā)表于 03-31 14:07

    跟著華為學硬件電路設計,華為全套硬件電路設計學習資料都在這里了!

    硬件設計,三分經(jīng)驗,七分勤奮,要想要搞硬件設計,不能閉門造車,需要站在巨人的肩膀上才行,要想做好一名硬件工程師,就需學習大牛工程師的電路設計經(jīng)驗,因為這些經(jīng)驗都是從無數(shù)的失敗開發(fā)經(jīng)歷獲得的,成功
    發(fā)表于 03-25 13:59

    高速 MOS 驅(qū)動電路設計和應用指南

    關于接地和高邊柵極驅(qū)動電路、AC 耦合和變壓器隔離的解決方案。其中一個章節(jié)專門來解決同步整流器應用柵極驅(qū)動對 MOSFET 的要求。 另外,文章還有一些一步一步的參數(shù)
    發(fā)表于 03-14 14:53

    淺談集成電路設計的標準單元

    本文介紹了集成電路設計Standard Cell(標準單元)的概念、作用、優(yōu)勢和設計方法等。
    的頭像 發(fā)表于 03-12 15:19 ?671次閱讀

    集成電路設計靜態(tài)時序分析介紹

    本文介紹了集成電路設計靜態(tài)時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢和局限性。
    的頭像 發(fā)表于 02-19 09:46 ?622次閱讀

    《典型電子電路設計與測試》閱讀體驗

    部分,作者巧妙地引入了電路設計的基本概念和基礎理論,為后續(xù)深入學習經(jīng)典電路打下了堅實的根基。就像搭建一座高樓大廈,只有先穩(wěn)固好地基,才能讓后續(xù)的樓層建造得更加穩(wěn)固。 在對四個經(jīng)典電路介紹
    發(fā)表于 02-18 15:28

    數(shù)字電路設計:前端與后端的差異解析

    本文介紹了數(shù)字電路設計“前端”和“后端”的區(qū)別。 數(shù)字電路設計“前端”和“后端”整個過程可類比蓋一棟大樓:前端好比建筑師在圖紙上進行功能
    的頭像 發(fā)表于 02-12 10:09 ?557次閱讀

    FinFET制造工藝的具體步驟

    本文介紹FinFET(鰭式場效應晶體管)制造過程后柵極高介電常數(shù)金屬柵極工藝的具體步驟。
    的頭像 發(fā)表于 01-20 11:02 ?2936次閱讀
    <b class='flag-5'>FinFET</b>制造工藝的具體步驟

    射頻分析儀的技術原理和應用場景

    射頻分析儀是一種功能強大的電子測量儀器,在無線通信、電子測試等領域具有廣泛的應用。以下是關于射頻分析儀的技術原理和應用場景的詳細介紹:一、射
    發(fā)表于 11-26 14:32

    對放大電路分析方法介紹

    放大電路是電子技術中非常重要的組成部分,它廣泛應用于信號處理、通信、測量等領域。對于放大電路分析,通??梢苑譃橹绷?b class='flag-5'>分析和交流
    的頭像 發(fā)表于 08-07 10:08 ?1292次閱讀