為了解決多千兆赫（multi-GHz）PCB設(shè)計(jì)中信號(hào)路徑不連續(xù)性的延遲效應(yīng)，Cadence Design Systems Inc.發(fā)布了Allegro PCB SI 630，這是一種針對(duì)散射參數(shù)優(yōu)化的新工具（S-基于參數(shù)）的互連特性和串行鏈路的高容量仿真。

Allegro PCB SI 630是一個(gè)集成的設(shè)計(jì)和分析環(huán)境，用于設(shè)計(jì)具有多GHz信號(hào)的復(fù)雜數(shù)字PCB系統(tǒng)，支持PCI Express， XAUI，串行ATA II，Infiniband以及其他接口標(biāo)準(zhǔn)，其工作速率等于或高于2.5Gbits/sec。

隨著數(shù)據(jù)傳輸速率的提高，信號(hào)路徑中的不連續(xù)性影響可能會(huì)持續(xù)很多次傳輸，并且必須是詳細(xì)研究以確保滿足時(shí)序和電壓余量。 Allegro PCB SI 630工具旨在通過高容量仿真（通道分析），對(duì)電路板上，數(shù)字電路板上以及硅封裝板和第一批商用產(chǎn)品上的數(shù)百萬次數(shù)據(jù)傳輸進(jìn)行詳細(xì)分析這可以在幾秒鐘內(nèi)模擬10,000位。

IBM表示，它與Cadence密切合作，定義和開發(fā)解決方案，允許客戶對(duì)其基于高速SERDES的設(shè)計(jì)進(jìn)行建模。

“直到現(xiàn)在，由于SERDES供應(yīng)商需要開發(fā)專有的定制工具，因此這種模擬實(shí)際上是不可能的，“IBM系統(tǒng)和技術(shù)集團(tuán)ASIC業(yè)務(wù)部門主管Richard Busch在一份聲明中表示。”這個(gè)新的千兆赫茲信號(hào)設(shè)計(jì)技術(shù)是面向系統(tǒng)設(shè)計(jì)人員，IC供應(yīng)商和整個(gè)行業(yè)的通用信號(hào)完整性分析工具邁出的一大步?！?/p>

Allegro PCB SI 630具有完全集成的S參數(shù)支持和高容量模擬意味著縮短具有多GHz信號(hào)的設(shè)計(jì)的設(shè)計(jì)周期時(shí)間。該工具還旨在允許用戶在設(shè)計(jì)周期的每個(gè)階段探索和解決與電氣性能相關(guān)的問題，并確保在虛擬原型設(shè)計(jì)環(huán)境中滿足多GHz信號(hào)的時(shí)序和電壓余量。 Cadence表示，通過先進(jìn)的仿真技術(shù)，大大減少了在實(shí)驗(yàn)室中進(jìn)行多項(xiàng)資格認(rèn)證的需求，使工程師能夠避免一次或多次PCB原型迭代。

Cadence Allegro PCB SI 630現(xiàn)已上市。