從PCB布局到編程的設(shè)計(jì)決策，了解地面反彈是什么以及如何避免它。

大多數(shù)本科工程師都沒(méi)有教過(guò)PCB設(shè)計(jì)。從某個(gè)角度來(lái)看，前幾代電子設(shè)備相當(dāng)寬容，設(shè)計(jì)錯(cuò)誤仍然可以讓您創(chuàng)建一個(gè)功能板。我們知道這一點(diǎn)是因?yàn)椋绻谶@個(gè)業(yè)務(wù)上花費(fèi)大量時(shí)間查看其他人制作的原理圖和PCB設(shè)計(jì)，您將很快發(fā)現(xiàn)生產(chǎn)PCB上的疏漏，錯(cuò)誤和明顯的錯(cuò)誤。你甚至可能會(huì)在自己過(guò)去的設(shè)計(jì)中發(fā)現(xiàn)錯(cuò)誤。

這些錯(cuò)誤已經(jīng)滑落，部分原因是董事會(huì)無(wú)論如何都會(huì)工作 - 即使只是勉強(qiáng)。

但是，隨著我們向更小的方向發(fā)展更快，更低功耗的電路，我們?nèi)绾蝿?chuàng)建電路板非常重要。 AsDr。 Eric Bogatin-Teledyne LeCroy物理學(xué)家和自稱(chēng)為“信號(hào)完整性傳播者”的人說(shuō)：

“除非你有令人信服的理由不使用，否則請(qǐng)使用最佳設(shè)計(jì)實(shí)踐。”

本文提供了有關(guān)地面反彈原因的信息以及如何在您的設(shè)計(jì)中緩解它的一些最佳實(shí)踐。

什么是地面反彈？

接地反彈是晶體管開(kāi)關(guān)過(guò)程中發(fā)生的一種噪聲，當(dāng)PCB接地和芯片封裝接地電壓不同時(shí)。

為了幫助解釋接地反彈的想法，請(qǐng)舉例說(shuō)明。下面的推挽電路可以提供邏輯低電平或邏輯高電平輸出。

圖1。 推挽電路

電路由兩個(gè)MOSFET組成：上部p溝道MOSFET的源極連接到Vss，漏極連接到輸出引腳。下部n溝道MOSFET有其漏極連接到輸出引腳，其源極接地。

這兩種MOSFET類(lèi)型對(duì)MOSFET柵極電壓的響應(yīng)相反。 MOSFET柵極上的輸入邏輯低信號(hào)將使p溝道MOSFET將Vss連接到輸出，而n溝道MOSFET將輸出與Gnd斷開(kāi)。 MOSFET柵極上的輸入邏輯高信號(hào)將導(dǎo)致p溝道MOSFET將其Vss與輸出斷開(kāi)，并使n溝道MOSFET將輸出與Gnd連接。

將IC芯片上的焊盤(pán)連接到IC封裝的引腳是微小的鍵合線。這些機(jī)械必需品具有少量電感，由上面的簡(jiǎn)化電路建模。電路中肯定存在一定數(shù)量的電阻和電容，這些電阻和電容沒(méi)有建模，也不一定需要理解以下概述。

全橋開(kāi)關(guān)的等效電路中顯示了三個(gè)電感器。電感符號(hào)表示封裝電感（IC封裝設(shè)計(jì)中固有的電感），電路輸出連接到某些元件（不允許浮動(dòng)）。

想象一下在輸入被保持后遇到這個(gè)電路在很長(zhǎng)一段時(shí)間后處于邏輯低電平。這種狀態(tài)會(huì)導(dǎo)致上部晶體管通過(guò)上部MOSFET將電路輸出連接到Vss。經(jīng)過(guò)適當(dāng)長(zhǎng)時(shí)間后，L O 和L A 中存在穩(wěn)定的磁場(chǎng)，ΔV O 的電位差ΔV A ，ΔV B 為0伏。少量電荷將存儲(chǔ)在跡線中。

輸入邏輯切換到低電平，上部MOSFET將Vss與輸出斷開(kāi)，下部柵極將觸發(fā)下部MOSFET將電路輸出連接到GND。

這是有趣的事情發(fā)生的地方 - 目前輸入邏輯發(fā)生變化，后果在整個(gè)系統(tǒng)中移動(dòng)。

接地反彈的原因

輸出和地之間的電位差導(dǎo)致電流從通過(guò)下部MOSFET輸出到地。電感器使用存儲(chǔ)在其磁場(chǎng)中的能量來(lái)建立電位差，并且跨越ΔV O 和ΔV B ，試圖抵抗磁場(chǎng)的變化。

即使它們是電連接的，輸出和地之間的電位差也不會(huì)立即為0 V.請(qǐng)記住，輸出先前為Vss，MOSFET B的電源先前為0 V電位。先前的電位差將導(dǎo)致電流在輸出線放電時(shí)流動(dòng)。

在電流開(kāi)始從輸出下降到地的同時(shí)，封裝的電感特性會(huì)產(chǎn)生電位差。 ΔV B 和ΔV O 試圖保持先前建立的磁場(chǎng)。

電感L B 和L O 改變MOSFET的源極和漏極電位。這是一個(gè)問(wèn)題，因?yàn)镸OSFET柵極電壓以芯片封裝的地為參考。當(dāng)電路在柵極觸發(fā)閾值附近振蕩時(shí)，輸入電壓可能不再足以保持柵極開(kāi)路或?qū)е缕浯蜷_(kāi)多次。

當(dāng)電路再次切換時(shí)，類(lèi)似情況會(huì)導(dǎo)致在ΔVA之間建立的電位可以將MOSFET A的源極電壓降低到觸發(fā)閾值以下。

為什么IsGround反彈不好？

目前輸入改變狀態(tài)，輸出和MOSFET不再處于定義狀態(tài) - 它們介于兩者之間。結(jié)果可能是錯(cuò)誤切換或雙切換。此外，IC芯片上任何其他共享相同的Gnd和Vss連接的部件都會(huì)受到開(kāi)關(guān)事件的影響。

但接地反彈的影響不僅限于IC芯片。正如ΔVB強(qiáng)制MOSFET源極電位高于0V一樣，它會(huì)強(qiáng)制電路電位低于0V。您看到的大部分圖像都顯示出反彈效果。

如果您同時(shí)切換多個(gè)門(mén)，效果復(fù)雜，可以完全破壞你的電路。

你可以在下面的例子中看到反彈。

圖2中的信號(hào)線顯示了重要的Gnd和Vss反彈。 BeagleBone Black計(jì)算機(jī)連接并激活了LightCrafter斗篷。

這里，在切換期間3.3V線路上產(chǎn)生大約~1V的噪聲，在最終落入背景線之前在信號(hào)線中繼續(xù)明顯共振噪音。

圖2. 來(lái)自BeagleBone Black的信號(hào)線，連接并激活LightCrafter蓋。

噪聲不僅限于切換的門(mén)。開(kāi)關(guān)門(mén)連接到IC電源引腳，PCB通常共用公共電源和接地軌。這意味著噪聲很容易通過(guò)Vss上的直接電氣連接和芯片上的接地或PCB上走線的耦合傳遞到電路中的其他位置。

圖3. 此圖片是從附有LightCrafter斗篷的BeagleBone Black拍攝的。

在圖3中，通道2（上面的青色顯示）顯示了無(wú)阻尼信號(hào)線中的地和Vss反彈。問(wèn)題非常嚴(yán)重，它通過(guò)電報(bào)傳輸?shù)酵ǖ?上的信號(hào)線不同（以黃色顯示）。

降低接地反彈的方法：PCB設(shè)計(jì)技巧

方法＃1：使用去耦電容器來(lái)定位接地反彈

降低接地反彈的首選解決方案是在每個(gè)電源軌和地之間安裝SMD去耦電容，盡可能靠近IC。遠(yuǎn)距離去耦電容具有較長(zhǎng)的走線，可以增加電感，因此遠(yuǎn)離IC安裝它們對(duì)您沒(méi)有任何好處。當(dāng)IC芯片上的晶體管開(kāi)關(guān)狀態(tài)時(shí)，它們將改變芯片上的晶體管和本地電源軌的電位。

去耦電容為IC和IC提供暫時(shí)的低阻抗，穩(wěn)定電位。定位反彈效果，防止其擴(kuò)散到電路的其余部分。通過(guò)使電容器靠近IC，可以最大限度地減少PCB走線中的電感環(huán)路面積并減少干擾。

新設(shè)計(jì)人員的注意事項(xiàng)：去耦電容并不總是顯示在原理圖上有時(shí)在數(shù)據(jù)表中沒(méi)有提到。這并不意味著設(shè)計(jì)不需要它們。去耦電容被認(rèn)為是成功設(shè)計(jì)的基礎(chǔ)，作者會(huì)假設(shè)您知道您需要它們，有時(shí)會(huì)從原理圖中移除它們以減少混亂。選擇100nf（0.1 uF）X7R或NP0陶瓷，除非數(shù)據(jù)表另有指示。

混合信號(hào)IC通常具有獨(dú)立的模擬和數(shù)字電源引腳。 您應(yīng)在每個(gè)電源輸入引腳上安裝去耦電容。電容應(yīng)位于IC和連接到PCB上相關(guān)電源層的多個(gè)過(guò)孔之間。

去耦電容應(yīng)連接到帶過(guò)孔的電源層。

多個(gè)過(guò)孔是首選，但由于電路板尺寸要求，通常不可能。如果可以，使用銅澆注或淚珠連接過(guò)孔;如果鉆頭稍微偏離中心，額外的銅有助于將通孔連接到跡線。

上面顯示的是IC（U1）和四個(gè)電容（C1，C2，C3，C4）的銅焊盤(pán)。 C1和C2是用于高頻干擾的去耦電容。根據(jù) 數(shù)據(jù)表 建議將C3和C4添加到電路中。由于對(duì)其他平面的限制，通過(guò)放置并不理想。

有時(shí)在物理上不可能將去耦電容放在IC附近。但是，如果你將它放置在遠(yuǎn)離IC的地方，你就會(huì)產(chǎn)生一個(gè)感應(yīng)回路，使你的接地反彈問(wèn)題變得更糟。幸運(yùn)的是，這個(gè)問(wèn)題有解決辦法。

去耦電容可以放在相反的位置在IC下面的電路板的一側(cè)。

并且，在絕望的情況下，您可以使用相鄰層上的銅在電路板內(nèi)部制造自己的電容器。這些被稱(chēng)為嵌入式平面電容器，由并行的銅澆注組成，由PCB中非常小的介電層隔開(kāi)。這類(lèi)電容器的另一個(gè)好處是唯一的成本是設(shè)計(jì)人員的時(shí)間。

方法＃2：使用電阻器來(lái)限制電流

使用串聯(lián)的限流電阻，以防止過(guò)多的電流流入和流出IC。

這不僅有助于降低功耗，還可以防止設(shè)備過(guò)熱，但會(huì)限制電流從輸出線通過(guò)MOSFET流向Vss和Gnd軌道，減少接地反彈。

方法＃3：使用布線來(lái)降低電感

如果可能，保留相鄰跡線或相鄰層的返回路徑。由于存在厚芯材料，電路板上第1層和第3層之間的距離通常是第1層和第2層之間距離的幾倍。信號(hào)和返回路徑之間的任何不必要的分離都會(huì)增加該信號(hào)線的電感以及隨后的反彈效應(yīng)。

讓我們?cè)u(píng)估一個(gè)真實(shí)的電路板示例。在下圖中，您可以看到Arduino Uno的PCB布局。

模擬和數(shù)字 Gnds 在分別為白色和黃色。

正如您所看到的，電路板具有用于模擬和數(shù)字的獨(dú)立接地返回引腳，這很好。然而，董事會(huì)的布局否定了分離它們的任何積極影響。 IC的數(shù)字接地引腳和插頭行上的接地引腳之間沒(méi)有明確而直接的路徑。

信號(hào)將從IC中取出迂回路徑到達(dá)引腳引腳和通過(guò)回路的復(fù)雜路徑接地引腳。因?yàn)锳rduino Uno是這個(gè)星球上最受歡迎的電路板之一，所以這是一個(gè)很好的例子，“你布局電路板的方式并不重要。”

如果這個(gè)例子激起了你的好奇心，查看我們關(guān)于Arduino Uno硬件設(shè)計(jì)的文章。

通過(guò)編程和設(shè)計(jì)考慮減少接地反彈

接地反彈中斷隨著開(kāi)關(guān)門(mén)數(shù)量的增加而增加。如果可能，在你的設(shè)計(jì)中，用一個(gè)很短的延遲來(lái)偏移開(kāi)關(guān)門(mén)。

例如，你可能有一個(gè)設(shè)計(jì)以不同的間隔（1秒，2秒，3秒等）閃爍各種LED 。。。）表示您的設(shè)計(jì)狀態(tài)。當(dāng)所有三個(gè)LED同時(shí)切換時(shí)，接地反彈效應(yīng)將最大程度地影響電路。

在此示例中，您可以通過(guò)略微偏移LED來(lái)減輕接地反彈的影響，因此它們不會(huì)完全同步。在LED之間引入1ms的偏移對(duì)于您的用戶(hù)來(lái)說(shuō)是難以察覺(jué)的，但會(huì)將地面反彈效應(yīng)降低~3倍。

最佳實(shí)踐摘要

接地和Vss彈跳是由對(duì)快速上升/下降時(shí)間的感應(yīng)響應(yīng)引起的。您可以通過(guò)適當(dāng)?shù)牟季趾碗娐钒逶O(shè)計(jì)實(shí)踐來(lái)最小化接地反彈對(duì)電路的影響。

一些減少接地的方法反彈包括：

保持去耦電容盡可能靠近IC。

選擇上升/下降時(shí)間較慢的IC。

同時(shí)防止盡可能切換。