一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA的GigE Vison IP設(shè)計(jì)要點(diǎn)分析

454398 ? 來(lái)源:ZYNQ分享客 ? 作者:ZYNQ分享客 ? 2020-11-11 16:23 ? 次閱讀

本文簡(jiǎn)要描述基于FPGA和萬(wàn)兆網(wǎng)的GigE Vison IP設(shè)計(jì)方案。

一、GigE Vsion協(xié)議要點(diǎn)

GigE Vison協(xié)議基于普通的以太網(wǎng)物理鏈路,運(yùn)行在UDP協(xié)議層之上,包含控制協(xié)議GVCP和數(shù)據(jù)流協(xié)議GVSP兩大部分,整個(gè)層次結(jié)構(gòu)如下圖1所示。

圖1 GigeVison協(xié)議層次結(jié)構(gòu)圖

圖1 GigeVison協(xié)議層次結(jié)構(gòu)圖

GigE Vison協(xié)議的要點(diǎn)如下:

(1)上電或復(fù)位完成后必須先進(jìn)行IP配置和設(shè)備枚舉,必須支持DHCP和LLA(Auto IP)兩種IP配置方式;

(2)在UDP層上建立應(yīng)答握手機(jī)制以保證傳輸,GVCP采用3956端口,數(shù)據(jù)長(zhǎng)度必須以32bit為邊界,數(shù)據(jù)不可分包傳輸;

(3)設(shè)備必須支持心跳功能以確認(rèn)處于連接狀態(tài);

(4)支持控制(1個(gè))、數(shù)據(jù)流(1~512個(gè))和消息(0~1個(gè))三種通道,每個(gè)通道分配不同的UDP端口,控制通道支持三種不同的訪問(wèn)權(quán)限;

(5)必須支持最小規(guī)模的ICMP(GigeVsion要求必須支持Ping命令);

(6)GVSP的數(shù)據(jù)包以字節(jié)為邊界,數(shù)據(jù)包的大小由第一個(gè)有效的test packets決定,支持錯(cuò)誤恢復(fù)和流控制;

(7)GVSP數(shù)據(jù)傳輸?shù)膯挝粸锽lock,一個(gè)完整的Block由Data Leader、Data Payload和Data Trailer構(gòu)成;

(8)所有的Gige Vison相機(jī)都必須在他們的XML描述文件中強(qiáng)制制定相機(jī)的參數(shù)信息。

(9)bootstrap寄存器及XML文件需要非易失Flash硬件支持。

二、IP功能設(shè)計(jì)方案要點(diǎn)描述

GigE Vison邏輯IP需要實(shí)現(xiàn)圖1所示的所有協(xié)議層,方案中硬件平臺(tái)基于Xilinx 7系列器件XC7K325T/XC7K160T,下圖2是GigE Vision IP核的模塊框架結(jié)構(gòu)。

圖2 GigE Vision IP核的框架結(jié)構(gòu)

圖2 GigE Vision IP核的框架結(jié)構(gòu)

(1)物理層

物理層使用Xilinx 10G Ethernet Subsystem IP核,版本v3.1。對(duì)外數(shù)據(jù)接口例化為AXI4 Stream,位寬64bit,數(shù)據(jù)時(shí)鐘156.25MHz;配置接口例化為AXI4-Lite,位寬32bit,時(shí)鐘頻率100MHz。

IP核配置通過(guò)Microblaze軟核完成,并且使能Jumbo幀功能。功能、接口、配置和使用說(shuō)明參見(jiàn)Xilinx官方文檔PG157。

(2)IP/UDP層

IP層協(xié)議僅支持IPv4版本,IP數(shù)據(jù)報(bào)頭Options項(xiàng)為空;需要支持DHCP、ARP和ICMP協(xié)議,內(nèi)部通信采用64位AXI4 Steam總線通信。

(3)GVCP/GVSP協(xié)議

支持GigE Vison Specification version 1.0標(biāo)準(zhǔn)描述的所有必須支持的項(xiàng),GVSP數(shù)據(jù)包負(fù)載類型支持Payload type = RawData/YUV422-8bit/RGB888。為完整實(shí)現(xiàn)功能,部分控制放在處理器上完成(本設(shè)計(jì)實(shí)例使用MicroBlaze),需要掉電保存的項(xiàng)存儲(chǔ)在外部Flash中,需要大量緩存的數(shù)據(jù)存儲(chǔ)在片外DDR中。

RTL描述語(yǔ)言使用Verilog,編譯工具使用XilinxVivado2016.4,仿真工具使用ModelSim 10.2C。

備注:

(1)為簡(jiǎn)化邏輯端的設(shè)計(jì)難度,可將GVCP協(xié)議放在Microblaze里面實(shí)現(xiàn),使用ZYNQ系列器件的,可以直接在PS里運(yùn)行;

(2)物理層使用千兆網(wǎng)的,本方案仍然可行,只需修改物理層接口即可;使用ZYNQ系列器件的,可以直接在PS里軟件實(shí)現(xiàn)所有的GVCP和GVSP協(xié)議;

三、測(cè)試結(jié)果

在Xilinx K7 325T器件上實(shí)現(xiàn)完整的系統(tǒng)(包括DDRMig、Microblaze等),占用Slice約30K。

與PC進(jìn)行點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸測(cè)試,穩(wěn)定傳輸速率約為6.5Gbps,可輕松傳輸4K無(wú)壓縮原圖或一些特殊圖像數(shù)據(jù)如超聲、CT、雷達(dá)等原始數(shù)據(jù)。

編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21923

    瀏覽量

    612378
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    40

    文章

    5551

    瀏覽量

    174296
  • GigE Vision
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    5800
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    海外住宅IP代理優(yōu)勢(shì)綜合分析

    海外住宅IP代理憑借其獨(dú)特的資源特性與技術(shù)架構(gòu),在跨境電商、數(shù)據(jù)采集、廣告投放等場(chǎng)景中展現(xiàn)出顯著優(yōu)勢(shì)。以下從核心功能、技術(shù)保障、合規(guī)性及適用場(chǎng)景等維度進(jìn)行詳細(xì)分析: 一、隱匿性與安全性提升 真實(shí)IP
    的頭像 發(fā)表于 04-25 10:28 ?103次閱讀

    使用IP核和開(kāi)源庫(kù)減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?481次閱讀
    使用<b class='flag-5'>IP</b>核和開(kāi)源庫(kù)減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    基于FPGAGigE Vision相機(jī)圖像采集方案設(shè)計(jì)

    1 概述 GigE Vision是一個(gè)比較復(fù)雜的協(xié)議,要在FPGA中完全實(shí)現(xiàn)具有較大的難度。如果FPGA作為接收端希望實(shí)現(xiàn)GigE Vision相機(jī)的配置和圖像采集功能,則只需要實(shí)現(xiàn)其
    的頭像 發(fā)表于 01-07 09:34 ?720次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>GigE</b> Vision相機(jī)圖像采集方案設(shè)計(jì)

    如何申請(qǐng)xilinx IP核的license

    在使用FPGA的時(shí)候,有些IP核是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?1029次閱讀
    如何申請(qǐng)xilinx <b class='flag-5'>IP</b>核的license

    網(wǎng)絡(luò)研討會(huì): Teledyne FLIR IIS Forge 5GigE高速高精度機(jī)器視覺(jué)工業(yè)相機(jī)

    51camera的合作伙伴TeledyneFLIRIIS即將舉辦關(guān)于5G工業(yè)相機(jī)的網(wǎng)絡(luò)研討會(huì),為大家展示機(jī)器視覺(jué)領(lǐng)域的最新技術(shù)——TeledyneFLIRIIS的Forge5GigE高速高精度機(jī)器視覺(jué)相機(jī)。
    的頭像 發(fā)表于 10-11 08:06 ?556次閱讀
    網(wǎng)絡(luò)研討會(huì): Teledyne FLIR IIS Forge 5<b class='flag-5'>GigE</b>高速高精度機(jī)器視覺(jué)工業(yè)相機(jī)

    解鎖跨國(guó)業(yè)務(wù):國(guó)外IP節(jié)點(diǎn)選擇與性能分析

    在跨國(guó)業(yè)務(wù)日益頻繁的今天,國(guó)外IP節(jié)點(diǎn)的選擇與性能分析成為了企業(yè)實(shí)現(xiàn)全球化戰(zhàn)略的重要一環(huán)。合理的IP節(jié)點(diǎn)布局和卓越的性能表現(xiàn),能夠顯著提升企業(yè)的國(guó)際競(jìng)爭(zhēng)力,確保數(shù)據(jù)傳輸?shù)母咝c安全。
    的頭像 發(fā)表于 10-10 08:14 ?525次閱讀

    如何查看公共IP地址安全?這些要點(diǎn)要牢記

    網(wǎng)絡(luò)已經(jīng)離不開(kāi)我們的生活,當(dāng)你在訪問(wèn)網(wǎng)絡(luò)時(shí),不管是為了娛樂(lè)、工作還是其他目的,不可避免要接觸公共IP地址,為確保自己的個(gè)人隱私、工作數(shù)據(jù)等的安全我們必須要確保IP地址的安全穩(wěn)定,那我們要如何查看公共
    的頭像 發(fā)表于 09-07 11:18 ?521次閱讀

    將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問(wèn)題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?991次閱讀
    將ASIC <b class='flag-5'>IP</b>核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    東京裸機(jī)云多IP服務(wù)器全面分析

    東京裸機(jī)云多IP服務(wù)器是一種提供多IP地址分配和高性能網(wǎng)絡(luò)服務(wù)的云計(jì)算解決方案,廣泛應(yīng)用于需要多IP管理和高穩(wěn)定性的網(wǎng)絡(luò)應(yīng)用。下面將從幾個(gè)方面具體介紹東京裸機(jī)云多IP服務(wù)器,rak部落
    的頭像 發(fā)表于 07-22 09:49 ?489次閱讀

    基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)

    基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)是一個(gè)綜合性的項(xiàng)目,它結(jié)合了硬件電路設(shè)計(jì)、FPGA編程以及圖像處理技術(shù)。以下是一個(gè)詳細(xì)的系統(tǒng)設(shè)計(jì)方案,包括設(shè)計(jì)概述、硬件架構(gòu)、FPGA編程要點(diǎn)以及部
    的頭像 發(fā)表于 07-17 11:24 ?1823次閱讀

    如何使用代理IP轉(zhuǎn)換國(guó)外IP

    IP
    jf_62215197
    發(fā)布于 :2024年07月17日 07:33:17

    友思特應(yīng)用 多接口的智駕無(wú)憂:GigE相機(jī)在自動(dòng)駕駛數(shù)據(jù)采集系統(tǒng)的穩(wěn)定應(yīng)用

    GigE接口相機(jī)是自動(dòng)駕駛數(shù)據(jù)采集的高性價(jià)比選擇。友思特多GigE接口支持PTP的采集設(shè)備系統(tǒng)級(jí)方案 BRICK2,為多傳感器數(shù)據(jù)記錄測(cè)試提供完整的解決方案,保障智能自動(dòng)駕駛的精準(zhǔn)與穩(wěn)定。
    的頭像 發(fā)表于 07-02 17:57 ?854次閱讀
    友思特應(yīng)用 多接口的智駕無(wú)憂:<b class='flag-5'>GigE</b>相機(jī)在自動(dòng)駕駛數(shù)據(jù)采集系統(tǒng)的穩(wěn)定應(yīng)用

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    今天給大俠帶來(lái)FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂,話不多說(shuō),上貨。 這里超鏈接一篇之前的STA的文章,僅供各位大俠參考。 FPGA STA(靜態(tài)時(shí)序分析) 什么是靜態(tài)時(shí)序
    發(fā)表于 06-17 17:07

    FPGAIP軟核使用技巧

    ,可以嘗試對(duì)IP軟核進(jìn)行優(yōu)化。例如,可以調(diào)整參數(shù)配置、優(yōu)化布局布線、修改代碼等。 在調(diào)試過(guò)程中,可以利用FPGA開(kāi)發(fā)工具提供的調(diào)試功能,如邏輯分析儀、波形查看器等,幫助定位問(wèn)題和解決問(wèn)題。 知識(shí)產(chǎn)權(quán)保護(hù)
    發(fā)表于 05-27 16:13