一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado使用技巧分享:OOC綜合技術(shù)運行流程

電子設(shè)計 ? 來源:CSDN 博主 ? 作者:FPGADesigner的博客 ? 2021-01-02 09:03 ? 次閱讀

創(chuàng)建綜合運行
一個“運行(run)”是指定義和配置設(shè)計在綜合過程中的各方面,包括:使用 的Xilinx器件、應(yīng)用的約束集、啟動單個或多個綜合的選項、控制綜合引擎結(jié)果的選項。點擊Flow菜單中的Create Funs,或在Design Runs窗口中:

o4YBAF9uIvaAJx_cAABLFGO4fo4358.png

點擊工具欄中的+,即可打開新建運行窗口:

pIYBAF9uIviATYemAACONvLvDRU169.png

選擇Synthesis,點擊Next,打開配置綜合運行的窗口:

pIYBAF9uIvmAPVxqAABnSnw_Kno694.png

設(shè)置名稱、約束集、器件和策略,如果希望該運行為激活狀態(tài),則選中Make Active。運行的默認名稱為synth_1、synth_2等等。點擊Next彈出啟動運行窗口:

pIYBAF9uIvqAOmfuAABdFjij23U942.png

Launch directory選擇啟動運行的目錄;Number of jobs設(shè)置了可以同時啟動多少個運行(run);Generate scripts only表示僅生成運行腳本(Windows下為bat文件,Linux下為sh文件);Do not launch now只會保存先前的設(shè)置,暫時不會啟動運行。運行的相關(guān)情況都顯示在Design Runs窗口中。

o4YBAF9uIvyAEpA-AABMQ7HyC0Q273.png

該窗口顯示了工程中所有的綜合和實現(xiàn)運行,進行配置、管理和啟動。一個綜合運行可以包含多個實現(xiàn)運行,窗口中報告了相關(guān)的運行狀態(tài)(not started、in progress、complete或out-of-date)。修改源文件、約束或工程設(shè)置都會導(dǎo)致狀態(tài)變?yōu)閛ut-of-date。

雖然可以有多個綜合和實現(xiàn)運行,但是都只能有一個為active狀態(tài),所有 的報告顯示的都是active運行的相關(guān)信息。比如Project Summary窗口中的編譯、資源等總結(jié)信息都屬于當前狀態(tài)為active的運行。選擇一個運行,右鍵->Make Active可以設(shè)置活躍狀態(tài)。

同樣,F(xiàn)low Navigator和Flow菜單中的Run Synthesis也是啟動狀態(tài)為Active的運行。如果需要啟動其它運行,只能通過Design Runs窗口。

使用OOC綜合技術(shù)
OOC(Out-of-context)是Vivado提供的一項技術(shù),選擇將HDL對象當作一個隔離模塊運行,完成自底向上的綜合流程。OOC具有如下特點:

  • 底層的OOC模塊相對于頂層模塊獨立運行,并且擁有自己的約束集合;
  • 運行了OOC模塊之后,再運行頂層模塊綜合時可以直接調(diào)用OOC綜合結(jié)果,而不需要重新運行一次綜合(除非修改了RTL設(shè)計或約束)。

由于不需要每次綜合時都運行整個設(shè)計,這項技術(shù)可以大大減少頂層模塊的綜合運行時間。IP核就是典型的采用OOC技術(shù)的代表,配置好IP核后可以選擇綜合模式為global(與頂層設(shè)計一起綜合)或Out-of-context(作為獨立模塊綜合),最好的做法就是選擇后者,以減少整體設(shè)計的綜合運行時間。

選擇需要添加到OOC運行的模塊,右鍵->Set As Out-Of-Context for Synthesis,彈出如下窗口:

pIYBAF9uIv2ADGhNAABR_wuSsjU374.png

其中Clock Constraint File必須創(chuàng)建一個新的XDC文件或在下拉菜單中選擇一個已經(jīng)存在的XDC文件,該約束文件中要有該模塊時鐘信號的相關(guān)約束。點擊OK后,該模塊會出現(xiàn)在Design Runs窗口的Out-of-Context Module Runs目錄中,還有Compile Order窗口的Block Sources目錄中。

當運行了OOC綜合后,會產(chǎn)生底層模塊的綜合網(wǎng)表和存根文件(stub文件)。存根文件僅描述了底層模塊的輸入和輸出,在綜合頂層模塊時,通過存根文件來調(diào)用底層模塊,模塊內(nèi)部當作黑盒子看待。運行實現(xiàn)時,Vivado會將OOC模塊的綜合網(wǎng)表插入到頂層網(wǎng)表中,從而完成設(shè)計。

導(dǎo)入網(wǎng)表文件
可以通過實例化低層次網(wǎng)表或第三方網(wǎng)表來手工構(gòu)造一個自底向上的設(shè)計流程。但需要知道,Vivado綜合工具不會綜合和優(yōu)化網(wǎng)表,因此XDC約束和綜合屬性也不會對導(dǎo)入的網(wǎng)表產(chǎn)生作用。事實上,Vivado綜合時既不會讀取也不會修改網(wǎng)表中的內(nèi)容。可以按照如下流程完成相關(guān)處理:
1. 創(chuàng)建低層次網(wǎng)表:創(chuàng)建一個工程,以要導(dǎo)入的網(wǎng)表作為頂層模塊,將Settings->Synthesis->More Options設(shè)置為-mode out_of_context。這樣綜合時不會為該模塊產(chǎn)生I/O緩存器。綜合后,在Tcl控制臺輸入write_edif name.edf。
2. 設(shè)計中實例化低層次網(wǎng)表:頂層設(shè)計需要將低層次模塊作為黑盒子實例化,類似于前面提到的stub文件。因此需要創(chuàng)建一個Verilog/VHDL文件,僅定義網(wǎng)表的端口,信號名稱必須與網(wǎng)表中的端口名稱完全匹配。
3. 組合為完整設(shè)計:當創(chuàng)建了OOC模式的低層次網(wǎng)表,并且在頂層設(shè)計中正確地實例化后,將第一步導(dǎo)出的edif網(wǎng)表添加到工程中。綜合后,Vivado會將網(wǎng)表合并到頂層設(shè)計中。

Vivado IP和第三方綜合工具
大多數(shù)Xilinx發(fā)布的IP核采用IEEE P1735進行加密,只有Vivado綜合工具才支持對IP核的綜合,第三方綜合工具不能綜合Vivado中的IP核。如果想把Vivado中的IP核在第三方綜合工具中實例化,可以參考如下步驟:
1. 在Managed IP工程中(Vivado首頁->Tasks->Manage IP)創(chuàng)建并配置好IP核。
2. 生成IP核的輸出文件,包括綜合設(shè)計檢查點(DCP文件)。Vivado會創(chuàng)建一個stub文件(*_stub.v/*_stub.vhd),該文件會包含一些指令阻止從該文件中推斷出I/O緩存器。根據(jù)使用的第三方綜合器可能需要修改此文件。
3. 使用Vivado綜合帶有stub文件的Xilinx IP核。
4. 使用第三方綜合工具產(chǎn)生的網(wǎng)表和Xilinx IP核的DCP文件一起運行實現(xiàn)步驟。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2179

    瀏覽量

    123956
  • WINDOWS
    +關(guān)注

    關(guān)注

    4

    文章

    3598

    瀏覽量

    90730
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    826

    瀏覽量

    67959
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?132次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    Vivado HLS設(shè)計流程

    為了盡快把新產(chǎn)品推向市場,數(shù)字系統(tǒng)的設(shè)計者需要考慮如何加速設(shè)計開發(fā)的周期。設(shè)計加速主要可以從“設(shè)計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?494次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計<b class='flag-5'>流程</b>

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合
    的頭像 發(fā)表于 03-24 09:44 ?1780次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時序約束

    e203在vivado硬件里自定義指令識別為非法指令怎么解決?

    e203自定義指令硬件模塊設(shè)計,修改內(nèi)核,綜合沒錯誤,軟件也修改工具鏈通過并產(chǎn)生verilog文件,但在vivado硬件里自定義指令識別為非法指令怎么解決
    發(fā)表于 03-07 07:34

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    Vivado之實現(xiàn)布局布線流程介紹

    一、前言 本文將介紹Vivado進行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中對應(yīng)的配置選項,對于時序收斂調(diào)試將更具有針對性。 二、Implementation(
    的頭像 發(fā)表于 12-06 09:08 ?1444次閱讀
    <b class='flag-5'>Vivado</b>之實現(xiàn)布局布線<b class='flag-5'>流程</b>介紹

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?622次閱讀
    U50的AMD <b class='flag-5'>Vivado</b> Design Tool flow設(shè)置

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1007次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    Vivado使用小技巧

    有時我們對時序約束進行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?812次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado 2024.1版本的新特性(2)

    綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1548次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?2190次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    變電所運行維護的流程措施

    為了確保電網(wǎng)的穩(wěn)定運行和高效供電,變電所的運行與維護工作至關(guān)重要,這些工作不僅需要專業(yè)的技術(shù)知識,還需要細致的操作規(guī)程和嚴格的管理制度。以下詳細介紹變電所運行維護的幾個關(guān)鍵環(huán)節(jié)及其執(zhí)行
    的頭像 發(fā)表于 08-30 11:05 ?1301次閱讀

    spark運行的基本流程

    前言: 由于最近對spark的運行流程非常感興趣,所以閱讀了《Spark大數(shù)據(jù)處理:技術(shù)、應(yīng)用與性能優(yōu)化》一書。通過這本書的學(xué)習(xí),了解了spark的核心技術(shù)、實際應(yīng)用場景以及性能優(yōu)化的
    的頭像 發(fā)表于 07-02 10:31 ?609次閱讀
    spark<b class='flag-5'>運行</b>的基本<b class='flag-5'>流程</b>

    基于振弦采集儀的地下綜合管廊工程安全監(jiān)測技術(shù)研究

    基于振弦采集儀的地下綜合管廊工程安全監(jiān)測技術(shù)研究 地下綜合管廊工程是一項重要的城市基礎(chǔ)設(shè)施工程,承載著城市供水、供電、供熱、排水等重要功能。為了確保地下綜合管廊工程的安全
    的頭像 發(fā)表于 06-17 13:54 ?410次閱讀
    基于振弦采集儀的地下<b class='flag-5'>綜合</b>管廊工程安全監(jiān)測<b class='flag-5'>技術(shù)</b>研究

    CT分析儀試驗運行流程——每日了解電力知識

    今天武漢摩恩智能電氣有限公司帶大家了解一下MEVA-I CT分析儀。 MEVA-I CT分析儀試驗運行的一般流程: 儀器的軟件運行可以分為“等待新建試驗”,“等待試驗”,“查看結(jié)果”,“運行
    的頭像 發(fā)表于 05-22 09:55 ?651次閱讀
    CT分析儀試驗<b class='flag-5'>運行</b><b class='flag-5'>流程</b>——每日了解電力知識