一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

Xilinx賽靈思官微 ? 來源:Xilinx賽靈思官微 ? 2025-05-07 15:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。

Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。

面向硬件開發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程

2cff9392-2ad7-11f0-9310-92fbcf53809c.png

- 頂層 RTL 流程 -

通過使用頂層 RTL,用戶能夠像配置片上網(wǎng)絡(luò)和收發(fā)器一樣配置關(guān)鍵的硬核 IP,從而獲得類似于傳統(tǒng) FPGA 設(shè)計(jì)的體驗(yàn)。

- 快速編譯 -

全新“高級(jí)流程”實(shí)現(xiàn)算法融合了分層設(shè)計(jì)優(yōu)化和并行執(zhí)行機(jī)制,可有效解決擁塞、可布線性和運(yùn)行時(shí)等問題。

- 優(yōu)先啟動(dòng)處理子系統(tǒng) -

優(yōu)先啟動(dòng)處理子系統(tǒng)以加快操作系統(tǒng)初始化,同時(shí)支持多種啟動(dòng)順序,并且可選擇關(guān)閉可編程邏輯并在需要時(shí)重新開啟。

滿足 FMAX 目標(biāo)

Versal 自適應(yīng) SoC 雖然采用經(jīng)過實(shí)踐檢驗(yàn)的 FPGA 方法,但開創(chuàng)了一種全新的系統(tǒng)設(shè)計(jì)范式。Versal 架構(gòu)和 Vivado 設(shè)計(jì)套件中的以下功能有助于實(shí)現(xiàn)時(shí)序收斂:

?

優(yōu)化的編譯流程,旨在減少布線擁塞

?

時(shí)鐘區(qū)域自動(dòng)校準(zhǔn)功能,旨在充分消減時(shí)鐘偏移

?

全新時(shí)鐘緩沖器技術(shù),旨在實(shí)現(xiàn)時(shí)鐘偏移消減目標(biāo)

?

經(jīng)過增強(qiáng)的裸片間連接能力,適用于基于 SSIT 的器件

借助 Vivado 工具中的全新增強(qiáng)功能以及內(nèi)置芯片功能,實(shí)現(xiàn)自動(dòng)化和用戶控制,從而加快完成時(shí)序收斂。

快速編譯和靈活啟動(dòng)

編譯速度

提升

2d3300f6-2ad7-11f0-9310-92fbcf53809c.png

編譯速度提升最高可達(dá) 2 倍1,2

Versal 自適應(yīng) SoC 提供更多邏輯資源和硬核 IP,可勝任更為復(fù)雜的設(shè)計(jì)。然而,更為復(fù)雜的設(shè)計(jì)可能需要更長(zhǎng)的編譯時(shí)間。Vivado 設(shè)計(jì)套件現(xiàn)推出“高級(jí)流程”,在每個(gè)實(shí)現(xiàn)階段都進(jìn)行了優(yōu)化改進(jìn),與先前版本相比,編譯速度提升最高可達(dá) 2 倍:

自動(dòng)分區(qū)以實(shí)現(xiàn)并行布局布線

布局更智能以充分減少擁塞

高級(jí)布線算法加快時(shí)序收斂

靈活的處理器啟動(dòng)方式

對(duì)于需要快速啟動(dòng)操作系統(tǒng)、嚴(yán)格控制電源排序、動(dòng)態(tài)重配置 PL 而不中斷軟件運(yùn)行時(shí)的應(yīng)用,Vivado Design Suite 提供了多個(gè)選項(xiàng),支持將處理系統(tǒng)配置為優(yōu)先啟動(dòng)。全新的分段配置流程:

?

優(yōu)先啟動(dòng)處理器、存儲(chǔ)器和操作系統(tǒng)

?

將 PL 配置推遲到后續(xù)階段

?

在運(yùn)行時(shí)通過 Linux 或 U-Boot 交付 PL PDI(配置文件)

分段配置在 2024.2 版中作為搶先體驗(yàn)( EA )功能推出。更多詳情,可參閱 GitHub 教程

頂層 RTL 流程

對(duì)于 Versal 自適應(yīng) SoC,硬件開發(fā)人員可以使用 IP Integrator 通過基于模塊的系統(tǒng)方法來映射設(shè)計(jì),或者繼續(xù)使用頂層 RTL 以便通過以下兩項(xiàng)新功能輕松遷移上一代 FPGA 設(shè)計(jì):

?

模塊化 NoC 流程采用系統(tǒng)級(jí)方法,支持通過 RTL 和 IP integrator 環(huán)境進(jìn)行例化處理,從而簡(jiǎn)化設(shè)計(jì)輸入。

?

新增的 Versal 收發(fā)器向?qū)?/strong>提供基于 GT 原語創(chuàng)建的 RTL 封裝,支持進(jìn)行基本的自定義設(shè)置。

在 Versal 自適應(yīng) SoC 設(shè)計(jì)流程中,IP integrator 仍可用于構(gòu)建各種 IP 塊,而通過頂層 RTL 流程可靈活導(dǎo)入具有復(fù)雜拓?fù)涞脑O(shè)計(jì)。

1.基于 AMD 于 2024 年 12 月進(jìn)行的一項(xiàng)測(cè)試,該測(cè)試分別使用 Vivado Design Suite 2024.2 和 Vivado Design Suite 2024.1 處理 124 個(gè) Versal 堆疊芯片互聯(lián) (SSI) 技術(shù)器件的設(shè)計(jì)工作,以衡量平均編譯時(shí)間(小時(shí)/分鐘)。測(cè)出的編譯時(shí)間因器件、設(shè)計(jì)、配置和其他因素而異。(VIV-011)

2.基于 AMD 于 2024 年 12 月進(jìn)行的一項(xiàng)測(cè)試,該測(cè)試分別使用 Vivado Design Suite 2024.2 和 Vivado Design Suite 2024.1 處理 151 個(gè) Versal 單片器件的設(shè)計(jì)工作,以衡量平均編譯時(shí)間(小時(shí)/分鐘)。測(cè)出的編譯時(shí)間因器件、設(shè)計(jì)、配置和其他因素而異。(VIV-010)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618540
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5589

    瀏覽量

    136378
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4392

    瀏覽量

    222784
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68784
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    169

    瀏覽量

    8103

原文標(biāo)題:適用于 Versal 的 AMD Vivado

文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略

    您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計(jì)基線是一種行之有效的時(shí)序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計(jì)奠定堅(jiān)實(shí)的基礎(chǔ)。跳過這些步驟
    的頭像 發(fā)表于 06-04 11:40 ?265次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織,以便幫助您查找當(dāng)前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁面上訪問 AMD Versal
    的頭像 發(fā)表于 06-03 14:25 ?240次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺(tái),提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng)
    的頭像 發(fā)表于 04-24 14:52 ?509次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Premium系列<b class='flag-5'>SoC</b>滿足各種CXL應(yīng)用需求

    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺(tái) AMD/Xilinx Versal? AI Edge VEK280

    解讀: *附件:VEK280_用戶指南 開發(fā)手冊(cè).pdf 一、核心配置與架構(gòu) ? 自適應(yīng)SoC芯片 基于AMD Versal? AI Edg
    的頭像 發(fā)表于 04-11 18:33 ?1326次閱讀
    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的<b class='flag-5'>開發(fā)</b>平臺(tái) <b class='flag-5'>AMD</b>/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動(dòng)為所有 AMD Versal 自適應(yīng)
    的頭像 發(fā)表于 01-23 09:33 ?721次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal
    的頭像 發(fā)表于 01-17 10:09 ?676次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時(shí),按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中使能了“Internal Responder
    的頭像 發(fā)表于 01-10 13:33 ?969次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大
    的頭像 發(fā)表于 11-22 13:54 ?1058次閱讀

    AMD Versal自適應(yīng)SoC GTM如何用XSIM仿真和觀察PAM4信號(hào)

    可以傳輸兩個(gè) Bit 的信息,相比傳統(tǒng)的 NRZ 模式,信號(hào)傳輸速率相當(dāng)于原來的兩倍,當(dāng)前主流的 400G 光模塊廣泛采用 PAM4 技術(shù)。AMD Versal 自適應(yīng) SoC 的 G
    的頭像 發(fā)表于 11-22 13:49 ?932次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> GTM如何用XSIM仿真和觀察PAM4信號(hào)

    貿(mào)澤開售適用于AI和機(jī)器學(xué)習(xí)應(yīng)用的 AMD Versal AI Edge VEK280評(píng)估套件

    VEK280評(píng)估套件。Versal AI Edge VEK280評(píng)估套件采用AMD Versal AI Edge VE2802自適應(yīng)SoC
    發(fā)表于 11-21 14:23 ?371次閱讀

    拓展AI數(shù)據(jù)中心內(nèi)存,第二代AMD Versal Premium系列自適應(yīng)SoC,首發(fā)支持CXL 3.1、 PCIe Gen6

    支持CXL,預(yù)計(jì)未來幾年越來越多的服務(wù)器將實(shí)現(xiàn)對(duì)CXL的支持。 ? 基于這一趨勢(shì),AMD宣布推出第二代AMD Versal Premium 系列,這款自適應(yīng)
    的頭像 發(fā)表于 11-14 16:39 ?3173次閱讀
    拓展AI數(shù)據(jù)中心內(nèi)存,第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Premium系列<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>,首發(fā)支持CXL 3.1、 PCIe Gen6

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達(dá)克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng)
    的頭像 發(fā)表于 11-13 09:27 ?918次閱讀

    AMD第二代Versal自適應(yīng)SoC的主要特色

    AMD 第二代 AMD Versal AI Edge 和 Versal Prime 系列助力 AI 驅(qū)動(dòng)型和經(jīng)典的嵌入式系統(tǒng)實(shí)現(xiàn)單芯片智能性??稍谛阅?、功耗、占板面積、功能安全和信息安
    的頭像 發(fā)表于 09-18 10:14 ?1034次閱讀

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    本文將從硬件設(shè)計(jì)和驅(qū)動(dòng)使用兩個(gè)方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計(jì)和啟動(dòng)流程。
    的頭像 發(fā)表于 09-18 10:07 ?1588次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    第二代AMD Versal Prime系列自適應(yīng)SoC的亮點(diǎn)

    第二代 Versal Prime 系列自適應(yīng) SoC 是備受期待的 Zynq UltraScale+ MPSoC 產(chǎn)品線的繼任產(chǎn)品,該產(chǎn)品線已廣泛應(yīng)用于廣播與專業(yè)音視頻行業(yè)的設(shè)備中。第
    的頭像 發(fā)表于 09-14 15:32 ?966次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>的亮點(diǎn)