當(dāng)我們啟動Flex Logix時，eFPGA面臨的挑戰(zhàn)是有許多客戶和應(yīng)用程序，他們似乎都希望eFPGA位于不同的代工廠，不同的節(jié)點和不同的陣列大小。每個人都希望eFPGA與在同一節(jié)點上的FPGA領(lǐng)導(dǎo)者一樣快且密度高。哦，客戶似乎要等到最后一刻，才需要盡快使用eFPGA。

Xilinx和Altera（現(xiàn)在為Intel PSG）需要大約3年的時間，需要數(shù)十或數(shù)百個人才能在新的工藝節(jié)點中推出新的FPGA系列。Flex Logix如何以更少的團(tuán)隊開發(fā)不到一年的速度和密度的eFPGA？

革命性的FPGA互連

Flex Logix聯(lián)合創(chuàng)始人兼高級副總裁程望（Cheng Wang）在加州大學(xué)洛杉磯分校（UCLA）攻讀博士學(xué)位期間設(shè)計了多個復(fù)雜度不斷提高的FPGA芯片。在此過程中，他意識到FPGA中使用的傳統(tǒng)網(wǎng)狀互連占據(jù)了80％的面積：可編程邏輯僅占20％。因此，他發(fā)明了一種新型互連，該互連與網(wǎng)狀結(jié)構(gòu)一樣好，但可以使用一半的晶體管和一半的金屬層來實現(xiàn)！

Cheng，UCLA的Dejan Markovic教授和其他人在ISSCC上發(fā)表了有關(guān)在他們最終的FPGA項目中使用的這種新互連的論文，并獲得了享有盛譽(yù)的杰出論文獎。今天，其中四分之三與Flex Logix有關(guān)。

UCLA在互連上申請了專利：Flex Logix是唯一的被許可人。自創(chuàng)立Flex Logix以來，Cheng對互連進(jìn)行了大量改進(jìn)，F(xiàn)lex Logix專利涵蓋了這些互連。Flex Logix現(xiàn)在擁有20多項美國已發(fā)布專利，這是我們在中國的第一項專利。

我們?nèi)绾问褂脤＠ミB來設(shè)計eFPGA

FPGA公司擁有非常龐大的設(shè)計團(tuán)隊，并且需要花費(fèi)數(shù)年的時間，因為他們進(jìn)行的是全定制設(shè)計，這通常保留給包括微處理器在內(nèi)的超大批量產(chǎn)品使用。

跨多個代工廠和數(shù)十個節(jié)點需要eFPGA。如果我們每個版本必須雇用50多人，那么eFPGA永遠(yuǎn)不會變得經(jīng)濟(jì)或及時可用。

如今，大多數(shù)ASIC設(shè)計都是使用標(biāo)準(zhǔn)單元完成的：鑄造廠通常免費(fèi)提供簡單的構(gòu)建塊，并且已經(jīng)在工藝，電壓和溫度范圍內(nèi)進(jìn)行了表征?？梢园凑者壿嬙O(shè)計規(guī)則組裝標(biāo)準(zhǔn)單元設(shè)計，并保證其能正常工作。

但是標(biāo)準(zhǔn)單元設(shè)計通常是優(yōu)化的全定制設(shè)計面積的2倍。

FPGA是80％的互連，而Cheng的互連需要?個晶體管。因此，與其使我們的eFPGA變小，不如讓我們的eFPGA全部來自標(biāo)準(zhǔn)單元：使用標(biāo)準(zhǔn)單元增加2倍的面積可以抵消Cheng互連的面積減少50％的影響。因此，在給定的過程節(jié)點中，我們最終得到與FPGA領(lǐng)導(dǎo)者相同的密度和性能。

但是，因為我們使用標(biāo)準(zhǔn)單元進(jìn)行設(shè)計，所以從開始之日起不到一年就可以進(jìn)入市場。并且擁有更小的設(shè)計團(tuán)隊。

因此，如果客戶想要從180nm到5nm的代工廠/節(jié)點所需的eFPGA，我們可以在他們的設(shè)計進(jìn)度約束內(nèi)快速交付。

結(jié)論

eFPGA對于加速關(guān)鍵工作量并使SoC適應(yīng)不斷變化的算法和協(xié)議非常有價值。借助Flex Logix革命性的互連技術(shù)和設(shè)計方法，我們可以在不到一年的時間內(nèi)經(jīng)濟(jì)性地在任何鑄造工藝節(jié)點上使用它。
責(zé)任編輯:tzh