我們生活在一個(gè)信息爆炸的時(shí)代。遍及世界各地的思想交流非常廣泛，每天都會(huì)涌現(xiàn)出新的創(chuàng)新產(chǎn)品。因此，在這個(gè)時(shí)代，更需要了解競(jìng)爭(zhēng)情報(bào)。當(dāng)今的公司對(duì)競(jìng)爭(zhēng)對(duì)手研發(fā)實(shí)驗(yàn)室中醞釀的內(nèi)容以及預(yù)測(cè)市場(chǎng)上將出現(xiàn)什么新穎的應(yīng)用頗感興趣，以便確定最佳的反擊行動(dòng)計(jì)劃。此外，具有創(chuàng)新思想的新參與者正在迅速崛起，其部分原因是過(guò)去幾年專利申請(qǐng)方案的巨大轉(zhuǎn)變。例如，在2000年，申請(qǐng)專利最多的三個(gè)國(guó)家是美國(guó)，日本和德國(guó)。但自2019年以來(lái)，中國(guó)已成為世界知識(shí)產(chǎn)權(quán)組織（WIPO）的最大專利申請(qǐng)國(guó)，超過(guò)了美國(guó)，日本和德國(guó)。韓國(guó)也成為專利生產(chǎn)國(guó)的前五名。世界各地的公司都在尋求從這種數(shù)據(jù)洪流中獲得有用的信息綜合體。他們依靠行業(yè)專家提供技術(shù)知識(shí)，還依靠專利工程師或分析師來(lái)分析特定公司和／或整個(gè)行業(yè)的知識(shí)產(chǎn)權(quán)（IP）。他們的目的是了解行業(yè)中主要參與者的活動(dòng)以及他們所統(tǒng)治的領(lǐng)域。創(chuàng)建這樣一個(gè)詳細(xì)的專利展望（patent landscape）既費(fèi)時(shí)又復(fù)雜，但是最終結(jié)果可以提供對(duì)技術(shù)和市場(chǎng)的深刻見(jiàn)解。

我遇到過(guò)幾次透徹的專利展望，這些展望非常準(zhǔn)確地預(yù)測(cè)了新興技術(shù)。但是，我發(fā)現(xiàn)半導(dǎo)體路線圖的結(jié)果好壞參半，尤其是與高級(jí)邏輯器件有關(guān)的結(jié)果。具體而言，市場(chǎng)分析師或行業(yè)專家未能及時(shí)預(yù)測(cè)出先進(jìn)邏輯器件中的一些主要技術(shù)突破口。最引人注目的例子是英特爾在2012年為其i5－3550處理器引入了FinFET器件，這震驚了整個(gè)行業(yè)。

引入FinFET器件后，故事變得更加有趣。很快就有許多報(bào)道稱，在10 nm節(jié)點(diǎn)之后，F(xiàn)inFET器件將無(wú)法繼續(xù)微縮。在諸如IEEE論文，IEDM和VLSI會(huì)議之類的公共論壇上提出了解決方案。不用說(shuō)，在公共文獻(xiàn)中每個(gè)提議的解決方案發(fā)布之前，所有主要制造商都已申請(qǐng)了與之相關(guān)的多項(xiàng)專利。所有的專利和非專利文獻(xiàn)都可以分為兩類：新材料或新器件架構(gòu)。他們討論了采用現(xiàn)有技術(shù)的新材料，或者提出了采用新材料制造新器件架構(gòu)的根本解決方案。例如，一些具有原始數(shù)據(jù)的重要主張為以下器件結(jié)構(gòu)：基于絕緣層上硅的UTB（ultra－thin－body ）SOI，涉及水平或垂直堆疊的納米線／納米片的GAA（gate－all－around）晶體管，隧道場(chǎng)效應(yīng)晶體管（TFET）和堆疊式晶體管。同時(shí)，材料部分主要關(guān)注于硅鍺（SiGe）替代PMOS的硅（Si）溝道或使用III－V化合物。但是，今天我們處在7 nm節(jié)點(diǎn)處，并逐漸過(guò)渡到5 nm節(jié)點(diǎn)，但仍在繼續(xù)使用最初的FinFET架構(gòu)。

我一直在思考為什么這些預(yù)測(cè)是不準(zhǔn)確的，最終得出以下結(jié)論。首先，所有這些建議的器件盡管具有優(yōu)勢(shì)，但也存在一些嚴(yán)重的問(wèn)題。UTB架構(gòu)提供了背部偏置的可能性，并且功耗低。但最初的晶圓成本太高，所以現(xiàn)在業(yè)界沒(méi)有采用UTB架構(gòu)。但是基于SOI的技術(shù)盡管沒(méi)有在高速處理器中使用，但目前在市場(chǎng)上非常普遍。類似地，GAA概念提供了對(duì)通道的更好的靜電控制，但是需要兩種可以彼此沉積在對(duì)方表面的材料，并且互相具有超高蝕刻選擇比。沉積工藝和蝕刻工藝的責(zé)任很高，這使得整個(gè)工藝流程非常昂貴。由于GAAFET的溝道方向垂直于基板（這意味著源極和漏極區(qū)域不在同一平面上），因此需要進(jìn)行較大工藝流程改變，因此極大阻礙了GAA架構(gòu)的發(fā)展。制程中增加的沉積和蝕刻工藝步驟，使先進(jìn)邏輯器件的制造更加昂貴。關(guān)于TFET，有望突破60mV ／ dec的亞閾值擺幅極限，這將為低功耗計(jì)算打開(kāi)新的應(yīng)用。然而，不幸的是，基于帶隙隧穿的TFET器件天生驅(qū)動(dòng)電流不足。接下來(lái)，讓我們考慮堆疊式晶體管。這個(gè)想法在技術(shù)論壇上已經(jīng)存在很長(zhǎng)時(shí)間了。在這個(gè)概念中，晶體管一個(gè)接一個(gè)地堆疊上去。要么在單獨(dú)的晶片中制造晶體管并進(jìn)行鍵合，要么將它們直接在下層晶體管之上制造。這需要良好的粘合技術(shù)或恰當(dāng)控制上層器件的熱預(yù)算。另外，在堆疊層上控制注入工藝可能很困難?；氐?012年，所以解決方案都尚未就緒時(shí)，可以看看硅鍺代替硅工藝是怎樣發(fā)展的。當(dāng)時(shí)提交的大多數(shù)專利和文獻(xiàn)都強(qiáng)調(diào)了兩種可能的情況，這兩種情況都涉及鰭形成后的集成方法。一種方法是在側(cè)壁上生長(zhǎng)SiGe，而另一種方法是在隔離結(jié)構(gòu)之間使鰭片凹陷，并在鰭片頂部生長(zhǎng)SiGe（見(jiàn)圖1）。兩種方法都至少需要額外的掩模組和大量的工藝步驟，這表明最終結(jié)果將是昂貴的。

如果您觀察半導(dǎo)體制造商的發(fā)展歷程，就會(huì)發(fā)現(xiàn)為什么這些概念都沒(méi)有成為主流。直到今天，器件的不斷小型化或按比例微縮仍根據(jù)摩爾定律保持了晶體管數(shù)量的趨勢(shì)。微縮實(shí)際上是晶體管所有尺寸的縮小。半導(dǎo)體制造商每次因制程微縮而面臨工藝挑戰(zhàn)或設(shè)計(jì)困難時(shí)，他們都會(huì)分析制程中可能采取的最小改動(dòng)，以便繼續(xù)在新技術(shù)節(jié)點(diǎn)中使用現(xiàn)有設(shè)備和工藝流程。他們還必須考慮要引入的新流程是否可以擴(kuò)展到未來(lái)的節(jié)點(diǎn)。在每個(gè)技術(shù)節(jié)點(diǎn)中，當(dāng)引入一些新的工藝整合步驟時(shí)，其他大多數(shù)過(guò)程步驟都保持不變。該策略的直接結(jié)果是，隨著每一代產(chǎn)品的到來(lái)，制程都變得更加穩(wěn)定和可靠。

英特爾處理器充分體現(xiàn)了這種對(duì)新一代產(chǎn)品進(jìn)行最小改動(dòng)的策略。英特爾的22納米有5代應(yīng)變硅工程技術(shù)，其凸起的源極－漏極，對(duì)于PMOS溝道的嵌入式漸變SiGe外延層和用于NMOS的嵌入式Si外延層。類似地，對(duì)于溝道和柵極工程，在45 nm節(jié)點(diǎn)中引入了高K金屬柵，并在32 nm節(jié)點(diǎn)中對(duì)其進(jìn)行了進(jìn)一步改進(jìn)，最后在22 nm FinFET結(jié)構(gòu)中全面采用。英特爾一直保持相同的FinFET架構(gòu)至其10 nm節(jié)點(diǎn)。但是，器件性能得到了改善，單位面積的晶體管數(shù)量也有所增加。就臺(tái)積電而言，同樣令人印象深刻，臺(tái)積電于2016年在iPhone 7處理器中以16 nm工藝首次推出了FinFET器件，并已經(jīng)生產(chǎn)了三款新一代的FinFET器件。根據(jù)新聞稿，其將在5 nm中繼續(xù)使用FinFET架構(gòu)。

毋庸置疑，細(xì)節(jié)之處在于魔鬼。需要詳細(xì)的結(jié)構(gòu)分析以了解工藝演變。盡管自2012年以來(lái)FinFET架構(gòu)一直是主流，但集成工藝流程和設(shè)計(jì)布局的發(fā)展令人印象深刻。從廣義上講，先進(jìn)邏輯節(jié)點(diǎn)中最大的改動(dòng)和新的工藝步驟發(fā)生在柵極結(jié)構(gòu)附近，特別是在最接近柵極的底層互連結(jié)構(gòu)中。從英特爾的舊版演示中，以及Dick James先生對(duì)英特爾的10納米工藝的評(píng)論中，可以窺見(jiàn)到工藝的復(fù)雜性，其中包括橫截面和有關(guān)接觸形成變化的詳細(xì)解釋。該演示文稿重點(diǎn)介紹如何通過(guò)更改版圖和工藝整合方案來(lái)減小標(biāo)準(zhǔn)單元，從而增加單位面積的晶體管數(shù)量。Siliconics的演示文稿很好地收集了從14 nm到10 nm的FinFET技術(shù)工藝的詳細(xì)細(xì)節(jié)。該文稿充滿了橫截面和詳細(xì)的說(shuō)明，著實(shí)是一個(gè)信息寶庫(kù)。其中詳細(xì)介紹了FinFET器件中引入的一些重大創(chuàng)新。例如，它討論了Fin的幾何形狀和節(jié)距，NMOS和PMOS晶體管的功函數(shù)金屬層，固體源擴(kuò)散通穿阻止層（solid－source diffusion punch stop）及其作用，下部互連結(jié)構(gòu)中的新型材料的引入，鰭末端上的偽柵極結(jié)構(gòu)，鰭片形成后的去除工藝，直接從金屬1連接到柵極而無(wú)需中間金屬0層的超級(jí)通孔，對(duì)源極－漏極區(qū)的多級(jí)接觸，前段引入四重圖形化以及后段的空氣間隙（Air gap）。圖2展示了此演示文稿中各種互連結(jié)構(gòu)，這只是FinFET架構(gòu)下的創(chuàng)新之一。當(dāng)然，每個(gè)工藝步驟都有一系列專利支持。這充分展示了在相同的FinFET架構(gòu)下已實(shí)施了大規(guī)模創(chuàng)新的觀點(diǎn)。

預(yù)測(cè)半導(dǎo)體器件的近期技術(shù)將需要專利搜索，這些專利會(huì)進(jìn)行漸進(jìn)式更改，但會(huì)影響單元的面積或最靠近柵極的互連結(jié)構(gòu)的版圖。這些專利將能夠在不造成太大干擾的情況下進(jìn)行微縮，同時(shí)仍保持工藝流程，從而使制造成本保持較低?，F(xiàn)代技術(shù)將加速使用專利的過(guò)程，以更有效地預(yù)測(cè)半導(dǎo)體器件的近期技術(shù)。相關(guān)思想已經(jīng)在深度學(xué)習(xí)的幫助下進(jìn)行了嘗試，例如Google宣布正在嘗試人工智能以制造更高效的芯片。它不是在尋找器件結(jié)構(gòu)的根本變化，而是在優(yōu)化可用的結(jié)構(gòu)。

半導(dǎo)體技術(shù)從未停止創(chuàng)新，也不會(huì)停止震驚我們，對(duì)當(dāng)前工藝流程及其相應(yīng)專利的透徹理解可能是預(yù)測(cè)未來(lái)趨勢(shì)的關(guān)鍵。