一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于pipeline 以及 unroll 指令的介紹

電子設(shè)計(jì) ? 來源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2022-02-09 09:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文轉(zhuǎn)載自: XILINX開發(fā)者社區(qū)微信公眾號(hào)

HLS 優(yōu)化設(shè)計(jì)的最關(guān)鍵指令有兩個(gè):一個(gè)是流水線 (pipeline) 指令,一個(gè)是數(shù)據(jù)流(dataflow) 指令。正確地使用好這兩個(gè)指令能夠增強(qiáng)算法地并行性,提升吞吐量,降低延遲但是需要遵循一定的代碼風(fēng)格。展開 (unroll) 指令是只針對 for 循環(huán)的展開指令,和流水線指令關(guān)系密切,所以我們放在一起首先我們來看一下這三個(gè)指令在 Xilinx 官方指南中的定義:

Unroll: Unroll for-loops to create multiple instances of the loop body and its instructions that can then be scheduled independently.

Pipeline:Reduces the initiation interval by allowing the overlapped execution of operations within a loop or function.

Dataflow:Enables task level pipelining, allowing functions and loops to execute concurrently. Used to optimize through output and/or latency.

Unroll 指令在 for 循環(huán)的代碼區(qū)域進(jìn)行優(yōu)化,這個(gè)指令不包含流水線執(zhí)行的概念,單純地將循環(huán)體展開使用更多地硬件資源實(shí)現(xiàn),保證并行循環(huán)體在調(diào)度地過程中是彼此獨(dú)立的。

Pipeline 指令在循環(huán)和函數(shù)兩個(gè)層級(jí)都可以使用,通過增加重復(fù)的操作指令(如增加資源使用量等等)來減小初始化間隔。

Dataflow 指令是一個(gè)任務(wù)級(jí)別的流水線指令,從更高的任務(wù)層次使得循環(huán)或函數(shù)可以并行執(zhí)行,目的在于減小延遲增加吞吐量。

Unroll 和 Pipeline 指令相互重合的關(guān)系在于,當(dāng)對函數(shù)進(jìn)行流水線處理時(shí),以下層次結(jié)構(gòu)中的所有循環(huán)都會(huì)自動(dòng)展開,而使用展開指令的循環(huán)并沒有給定對II的約束。在最新版本的 Vitis HLS 工具中,工具會(huì)自動(dòng)分析數(shù)據(jù)之間的流水線操作關(guān)系,以II=1為目標(biāo)優(yōu)化,但是還是會(huì)受限于設(shè)計(jì)本身的算法和代碼風(fēng)格。下圖非常清晰地闡明了Unroll 和 Pipeline 指令的關(guān)系,Pipeline 指令放置的循環(huán)層次越高,循環(huán)展開的層次也越高,最終會(huì)導(dǎo)致使用更大面積的資源去實(shí)現(xiàn),同時(shí)并行性也更高。

pIYBAGAJe8GAUqsaAAOfRydUAUE307.png

這里如果循環(huán)的邊界是變量的話,則無法展開。這將組織函數(shù)被流水線化,可以通過添加tripcount 等指令,指定循環(huán)在綜合時(shí)大概的最大最小邊界。

在循環(huán)流水線優(yōu)化的過程中,有一個(gè)完美循環(huán),半完美循環(huán)和非完美循環(huán)的代碼風(fēng)格概念,只有當(dāng)流水線循環(huán)完美或半完美時(shí),才可以將嵌套循環(huán)徹底并行展開。

完美循環(huán):只有最里面的循環(huán)才具有主體內(nèi)容,在循環(huán)語句之間沒有指定邏輯,循環(huán)界限是恒定的。

半完美循環(huán):只有最里面的循環(huán)才具有主體 (內(nèi)容), 在循環(huán)語句之間沒有指定邏輯,只有最外面的循環(huán)邊界可以是可變的。

非完美循環(huán):循環(huán)的主體內(nèi)容分布在循環(huán)的各個(gè)層次或內(nèi)層循環(huán)的邊界是變量。

pIYBAGAJfAOAJQTrAAO0fO_yjLU263.png

當(dāng)我們要爭去最大流水線循環(huán)的成功執(zhí)行,就需要將非完美循環(huán)手動(dòng)修改成完美或半完美循環(huán)。 以下代碼例子給出了完美循環(huán)(左邊)和非完美循環(huán)(右邊)在Vitis HLS 中的執(zhí)行結(jié)果。

o4YBAGAJfEGAEP37AABWikWhzdc769.png

o4YBAGAJfIGAGbXPAAKaN1p2Ycs520.png

綜合完畢后,我們可以在分析窗口和綜合報(bào)告中都很清晰的看出,完美循環(huán)在執(zhí)行的時(shí)候,工具自動(dòng)將內(nèi)層循環(huán)LOOP_J和外層循環(huán)LOOP_I合并為一整個(gè)大循環(huán),并實(shí)現(xiàn)了整個(gè)大循環(huán)的流水線操作,延遲的周期數(shù)為: (400-1) *1+8-1 =406個(gè)周期數(shù),延遲大約為 408*2.5 = 1,020 ns

非完美循環(huán)中,內(nèi)層和外層循環(huán)沒有合并,只有內(nèi)層循環(huán)LOOP_J 實(shí)現(xiàn)了流水線執(zhí)行,進(jìn)出內(nèi)循環(huán)的浪費(fèi)的時(shí)鐘周期增加了整個(gè)循環(huán)的時(shí)鐘周期,同時(shí)還有一些命令行沒有辦法跨越循環(huán)的層級(jí)實(shí)現(xiàn)調(diào)度上的優(yōu)化,這些因素都導(dǎo)致了設(shè)計(jì)的延遲的增加。

本文關(guān)于pipeline 以及 unroll 指令的介紹到此結(jié)束,下篇文章我們將著重介紹 daraflow 指令。

審核編輯:何安

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 指令
    +關(guān)注

    關(guān)注

    1

    文章

    615

    瀏覽量

    36338
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用k230,可以使用pipeline庫,將輸入的視頻流進(jìn)行二值化處理嗎?

    關(guān)于使用k230,可以使用pipeline庫,將輸入的視頻流進(jìn)行二值化處理嗎
    發(fā)表于 06-16 06:46

    從技術(shù)到產(chǎn)品 | 士模Pipeline ADC

    流水線型(Pipeline)ADC由于能夠同時(shí)滿足高精度和高采樣率的需求,在高性能數(shù)據(jù)采集和儀器系統(tǒng)、醫(yī)療設(shè)備、通信測試設(shè)備、軟件無線電等領(lǐng)域得到了廣泛應(yīng)用。高采樣速率往往伴隨著較高的功耗,而客戶群
    的頭像 發(fā)表于 04-28 16:37 ?534次閱讀
    從技術(shù)到產(chǎn)品 | 士模<b class='flag-5'>Pipeline</b> ADC

    NVME控制器設(shè)計(jì)之指令控制

    指令控制模塊由一個(gè)指令信息緩存, 一個(gè)指令組裝狀態(tài)機(jī)和一個(gè) ID 池組成。 指令信息緩存中存放著由系統(tǒng)控制模塊寫入的待處理指令信息;
    的頭像 發(fā)表于 04-24 10:22 ?239次閱讀
    NVME控制器設(shè)計(jì)之<b class='flag-5'>指令</b>控制

    CPU的各種指令和執(zhí)行流程

    、數(shù)據(jù)傳輸?shù)裙δ?。要深入理解CPU的指令,我們需要從多個(gè)維度進(jìn)行分析,尤其是指令的構(gòu)成、分類、執(zhí)行流程以及與不同架構(gòu)的關(guān)系。
    的頭像 發(fā)表于 04-18 11:24 ?732次閱讀

    RISC-V五級(jí)流水線CPU設(shè)計(jì)

    本文實(shí)現(xiàn)的CPU是一個(gè)五級(jí)流水線的精簡版CPU(也叫PCPU,即pipeline),包括IF(取指令)、ID(解碼)、EX(執(zhí)行)、MEM(內(nèi)存操作)、WB(回寫)。
    的頭像 發(fā)表于 04-15 09:46 ?599次閱讀
    RISC-V五級(jí)流水線CPU設(shè)計(jì)

    AXI握手時(shí)序優(yōu)化—pipeline緩沖器

    skid buffer(pipeline緩沖器)介紹 ??解決ready/valid兩路握手的時(shí)序困難,使路徑流水線化。 ??只關(guān)心valid時(shí)序參考這篇寫得很好的博客鏈接:?握手協(xié)議(pvld
    的頭像 發(fā)表于 03-08 17:10 ?524次閱讀
    AXI握手時(shí)序優(yōu)化—<b class='flag-5'>pipeline</b>緩沖器

    使用RDATAC指令后,ADS131E04傳送的數(shù)據(jù)格式以及內(nèi)容是怎樣的?

    請問使用RDATAC指令后,ADS131E04傳送的數(shù)據(jù)格式以及內(nèi)容是怎樣的,數(shù)據(jù)手冊是按照ADS131E08為例來說明有27個(gè)BYTE,不知道ADS131E04是不是只用15個(gè)BYTE?
    發(fā)表于 01-10 07:19

    低功耗模組Air780E的AT指令:FTP示例!

    本文說的是關(guān)于4G模組AT指令的FTP示例,以Air780E為例,希望大家有所收獲。
    的頭像 發(fā)表于 11-30 09:40 ?631次閱讀
    低功耗模組Air780E的AT<b class='flag-5'>指令</b>:FTP示例!

    Erp指令能效

    ErP指令EC244/2009、EC245/2009、EU1194/2012和能效標(biāo)簽指令EU874/2012已經(jīng)實(shí)行多年,歐盟委員會(huì)在近3年通過參照不斷改進(jìn)的照明產(chǎn)品技術(shù)、環(huán)境和經(jīng)濟(jì)因素以及實(shí)際
    的頭像 發(fā)表于 11-20 23:57 ?542次閱讀
    Erp<b class='flag-5'>指令</b>能效

    MQTT協(xié)議深度應(yīng)用:Air780E模組AT指令的創(chuàng)新實(shí)踐

    今天我講解的是關(guān)于4G模組AT指令之MQTT應(yīng)用,有興趣的朋友可以閱讀本文深度學(xué)習(xí)。
    的頭像 發(fā)表于 11-11 09:30 ?1753次閱讀
    MQTT協(xié)議深度應(yīng)用:Air780E模組AT<b class='flag-5'>指令</b>的創(chuàng)新實(shí)踐

    plc基本指令的應(yīng)用有哪些

    控制、數(shù)據(jù)類型轉(zhuǎn)換、算術(shù)運(yùn)算、比較操作、程序控制以及基本的輸入輸出操作等多個(gè)方面。 一、邏輯運(yùn)算指令 邏輯運(yùn)算指令是PLC編程中最常用的指令之一,它們用于實(shí)現(xiàn)基本的邏輯運(yùn)算功能,包括邏
    的頭像 發(fā)表于 10-21 17:16 ?2665次閱讀

    處理器指令的獲取過程

    微處理器指令的獲取是計(jì)算機(jī)執(zhí)行程序過程中的關(guān)鍵環(huán)節(jié),它決定了微處理器如何對數(shù)據(jù)和指令進(jìn)行處理。以下將詳細(xì)闡述微處理器指令的獲取過程,包括指令的來源、存儲(chǔ)位置、讀取方式
    的頭像 發(fā)表于 10-05 15:16 ?941次閱讀

    簡述微處理器的指令集架構(gòu)

    計(jì)算機(jī)硬件與軟件的橋梁。指令集架構(gòu)不僅決定了微處理器的性能和功能,還影響著操作系統(tǒng)的開發(fā)、應(yīng)用程序的編寫以及整個(gè)計(jì)算機(jī)生態(tài)系統(tǒng)的構(gòu)建。以下是對微處理器指令集架構(gòu)的詳細(xì)探討。
    的頭像 發(fā)表于 10-05 14:59 ?1098次閱讀

    復(fù)雜指令集和精簡指令集有什么區(qū)別

    的兩種主要指令集架構(gòu),它們在多個(gè)方面存在顯著的差異。以下是對這兩種指令集架構(gòu)的詳細(xì)比較,涵蓋設(shè)計(jì)理念、指令復(fù)雜性、尋址方式、實(shí)現(xiàn)方式、性能特點(diǎn)、應(yīng)用場景以及未來發(fā)展等多個(gè)方面。
    的頭像 發(fā)表于 08-22 11:00 ?5590次閱讀

    微處理器的指令集架構(gòu)介紹

    微處理器的指令集架構(gòu)(Instruction Set Architecture,ISA)是計(jì)算機(jī)體系結(jié)構(gòu)中至關(guān)重要的部分,它定義了微處理器能夠執(zhí)行的操作和指令的集合,以及這些指令如何被
    的頭像 發(fā)表于 08-22 10:53 ?2367次閱讀