一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

采用系統(tǒng)參考模式設(shè)計JESD 204B時鐘

電子設(shè)計 ? 來源:網(wǎng)友電子設(shè)計發(fā)布 ? 作者:網(wǎng)友電子設(shè)計發(fā)布 ? 2021-11-24 14:48 ? 次閱讀

您好,歡迎再度光臨“時序至關(guān)重要”博客系列。在一篇以前的文章中,Timothy T.曾談到JESD204B接口標準(該標準越來越受歡迎,因為它能在高速數(shù)據(jù)采集系統(tǒng)里簡化設(shè)計)的時鐘要求。在本文中,筆者將談?wù)摱秳雍铣善髋c清除器的不同系統(tǒng)參考信號(SYSREF)模式,以及如何用它們來最大限度地提高JESD204B時鐘方案的性能。

LMK04821系列器件為該話題提供了很好的范例研究素材,因為它們是高性能的雙環(huán)路抖動清除器,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅(qū)動多達七個JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型JESD204B系統(tǒng)(以LMK04821系列器件作為時鐘解決方案)的高級方框圖。

pYYBAGGKZWCANR9qAABphiYnbZU090.jpg

圖1:典型的JEDEC JESD204B應(yīng)用方框圖

LMK04821憑借來自第二鎖相環(huán)(PLL)電壓控制振蕩器的單個SYSREF時鐘分頻器來產(chǎn)生SYSREF信號。信號從分頻器被分配到個別的輸出路徑。每個輸出路徑均包含數(shù)字和模擬延遲,以調(diào)節(jié)與器件時鐘有關(guān)的SYSREF相位。

根據(jù)JESD204B標準,SYSREF可采用不同的模式,如圖2所示。它可以是連續(xù)性(也稱為周期性)、有間隙的周期性或一次性信號。連續(xù)性和有間隙的周期性SYSREF的周期必須是本地多幀時鐘(LMFC)的整數(shù)倍,以避免多幀中間的SYSREF脈沖。

連續(xù)性模式允許連續(xù)性輸出。由于從SYSREF至器件時鐘存在串擾,因此許多開發(fā)人員不用連續(xù)性模式。但是,連續(xù)性模式使系統(tǒng)開發(fā)人員能在兩個信號之間手動設(shè)置恰當?shù)拇_定性相位關(guān)系。設(shè)置后,它可變?yōu)橛虚g隙的周期性SYSREF。

在有間隙的周期性或一次性模式中,SYSREF時鐘分頻器的輸出通過脈沖發(fā)生器被饋送給輸出路徑。脈沖發(fā)生器用門控制SYSREF信號,只讓少數(shù)脈沖通過。脈沖數(shù)可被設(shè)定為一個、兩個、四個或八個。因為沒有周期性信號,所以從SYSREF至器件時鐘的串擾被最大限度地減少。

LMK0482x中另一類有間隙的周期性SYSREF模式是請求模式,只要SYNC/SYSREF_REQ引腳為高電平,該模式就能輸出SYSREF脈沖的連續(xù)流。

poYBAGGKZWKAGlr9AAB2hGqJY3M970.jpg

圖2:LMK0482x的SYSREF模式是:a)連續(xù)性SYSREF;b)脈沖式SYSREF(一次性或有間隙的周期性模式);c)SYSREF請求(有間隙的周期性模式)

在LMK04821器件中,內(nèi)部SYSREF分配路徑與輸出分頻器同步路徑共享。因此,它需要一個特定的寄存器寫入序列,以支持同步輸出和無干擾SYSREF脈沖的產(chǎn)生。在表1中,筆者描述的方法都與它們的寄存器寫入序列一起列出。表1還展示了內(nèi)容為十進制值的內(nèi)部寄存器字段名。具有相同編號的步驟可以互換。

JESD204B標準是減少布局工作量,同時在信號轉(zhuǎn)換器和邏輯器件之間采用串行化數(shù)據(jù)傳輸。通過充分利用JESD204B致能時鐘器件的SYSREF模式,您可在整個系統(tǒng)中輕松創(chuàng)建確定性的相位關(guān)系。

在JESD204B設(shè)計等方面,有沒有您希望我們談及的其它時鐘設(shè)計挑戰(zhàn)?歡迎通過登錄在下邊發(fā)表評論來告知筆者。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 脈沖
    +關(guān)注

    關(guān)注

    20

    文章

    900

    瀏覽量

    96584
  • 模擬
    +關(guān)注

    關(guān)注

    7

    文章

    1433

    瀏覽量

    84261
  • 分頻器
    +關(guān)注

    關(guān)注

    43

    文章

    489

    瀏覽量

    50694
  • 引腳
    +關(guān)注

    關(guān)注

    16

    文章

    1488

    瀏覽量

    52010
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術(shù)手冊

    C subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出,或者就是 11 個面向非 JESD204B/JESD204C 應(yīng)用的通用時鐘輸出。每個輸出都有自己的可個別編程
    的頭像 發(fā)表于 04-16 14:28 ?203次閱讀
    LTC6953具有11個輸出并支持<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C協(xié)議的超低抖動、4.5GHz<b class='flag-5'>時鐘</b>分配器技術(shù)手冊

    AD9680 JESD204B接口的不穩(wěn)定會導(dǎo)致較大的電流波動,怎么解決?

    AD采集芯片為AD9680-1000,時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時,jesd204B (串行線速 = 5 Gbps) 穩(wěn)定。但是,當 AD 采樣時鐘
    發(fā)表于 04-15 06:43

    AD9528提供14路LVDS/HSTL輸出的JESD204B/JESD204C時鐘發(fā)生器技術(shù)手冊

    AD9528是一款雙級PLL,集成JESD204B/JESD204C SYSREF發(fā)生器,可用于多器件同步。第一級鎖相環(huán)(PLL) (PLL1)通過減少系統(tǒng)時鐘的抖動,從而實現(xiàn)輸入基準
    的頭像 發(fā)表于 04-10 10:19 ?171次閱讀
    AD9528提供14路LVDS/HSTL輸出的<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C<b class='flag-5'>時鐘</b>發(fā)生器技術(shù)手冊

    LTC6952具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz PLL技術(shù)手冊

    JESD204B/C 應(yīng)用的通用時鐘輸出。每個輸出都有自己的可單獨編程分頻器和輸出驅(qū)動器。所有輸出也可以采用單獨的粗略半周期數(shù)字延遲和精細模擬時間延遲實現(xiàn)同步,并設(shè)定為精確的相位對齊。
    的頭像 發(fā)表于 04-09 17:26 ?145次閱讀
    LTC6952具有11個輸出并支持<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C協(xié)議的超低抖動、4.5GHz PLL技術(shù)手冊

    使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v

    /Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159] * [Synth
    發(fā)表于 03-12 22:21

    JESD204B使用說明

    JESD204B IP核作為接收端時,單獨使用,作為發(fā)送端時,可以單獨使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通訊速率,抗干擾
    的頭像 發(fā)表于 12-18 11:31 ?1269次閱讀
    <b class='flag-5'>JESD204B</b>使用說明

    調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解

    我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題: 1、目前在應(yīng)用手冊中能看到LVDS的詳細說明,但是缺少關(guān)于JESD204B的相關(guān)資料,能否提供相關(guān)JESD204B的相關(guān)資料
    發(fā)表于 11-28 06:13

    在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號,怎么連接設(shè)備時鐘和sysref到AFE和FPGA?

    輸出時鐘和sysref最多7對,我這個FPGA和8塊AFE加起來都要9對了,明顯不夠。我這8塊AFE采樣時鐘和工作模式都是一樣 的,JESD204b的配置也是一樣的,LMK04821能
    發(fā)表于 11-18 07:51

    使用JESD204B接口,線速率怎么計算?

    使用JESD204B接口,線速率怎么計算?在文檔表9-2中線速率等于 fLINERATE=fs*R,如果我選擇雙通道設(shè)備,采樣時鐘fs為500MHz,在表8-17,中選擇模式0,N&
    發(fā)表于 11-18 07:10

    使用JESD204B如何對數(shù)據(jù)進行組幀?

    在使用JESD204B協(xié)議時,當L=8時,如果時雙通道數(shù)據(jù),如何對數(shù)據(jù)進行組幀?是直接使用前8通道嗎
    發(fā)表于 11-14 07:51

    如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘

    你好!在使用ADS54J42EVM的過程中,我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信,這需要ADS54J42EVM產(chǎn)生156.25Mhz
    發(fā)表于 11-14 07:12

    ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化

    電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
    發(fā)表于 10-09 08:31 ?1次下載
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行鏈路的均衡優(yōu)化

    JESD204B升級到JESD204C時的系統(tǒng)設(shè)計注意事項

    電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設(shè)計注意事項.pdf》資料免費下載
    發(fā)表于 09-21 10:19 ?6次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時的<b class='flag-5'>系統(tǒng)</b>設(shè)計注意事項

    采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 10:47 ?0次下載
    <b class='flag-5'>采用</b><b class='flag-5'>JESD204B</b>的LMK5C33216超低抖動<b class='flag-5'>時鐘</b>同步器數(shù)據(jù)表

    LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 09:19 ?0次下載
    LMK0482x超低噪聲<b class='flag-5'>JESD204B</b>兼容<b class='flag-5'>時鐘</b>抖動消除器數(shù)據(jù)表