PCB 設(shè)計(jì)指南被創(chuàng)建為電路設(shè)計(jì)工程師的基準(zhǔn)，以滿足行業(yè)標(biāo)準(zhǔn)。遵循這些指南將確保更好的可制造性和強(qiáng)大的產(chǎn)品性能。

概述了設(shè)計(jì)指南以提高產(chǎn)品的可測(cè)試性和可制造性。它們提供了改善 PCB 信號(hào)完整性和電磁兼容性 (EMC) 的建議，從而提高產(chǎn)品的整體性能。

本文將概述各種 PCB 設(shè)計(jì)指南，以提高 PCB 的信號(hào)完整性。遵循這些指南將有助于工程師進(jìn)行穩(wěn)健的PCB制造。

PCB中的信號(hào)完整性

信號(hào)完整性是電信號(hào)通過傳輸線從驅(qū)動(dòng)器傳輸?shù)?a target="_blank">接收器而沒有任何失真的能力。失真的信號(hào)會(huì)對(duì)板上的相鄰信號(hào)產(chǎn)生噪聲，并降低電路操作的整體效率。在高速電路的情況下，信號(hào)失真會(huì)變得很明顯，并且會(huì)損害 PCB 的整體性能。

因此，設(shè)計(jì)符合必要監(jiān)管標(biāo)準(zhǔn)的 PCB 非常重要。具有強(qiáng)大信號(hào)完整性的精心設(shè)計(jì)的 PCB 將避免由于衰減、接地反彈和阻抗中斷而導(dǎo)致的任何信號(hào)衰減。

如果電路設(shè)計(jì)僅包括低速信號(hào)，則幾乎沒有需要管理的信號(hào)完整性問題。但在高速設(shè)計(jì)中，由于上升時(shí)間要求較短，信號(hào)會(huì)失真。因此，我們需要了解某些信號(hào)完整性問題才能了解推薦的 PCB 設(shè)計(jì)指南。

1. 反射

由源傳輸?shù)浇邮掌鞯牟糠中盘?hào)功率通過跡線反射回源的過程稱為反射。它會(huì)導(dǎo)致振蕩，從而導(dǎo)致信號(hào)失真。每當(dāng)電路中出現(xiàn)阻抗變化時(shí)，信號(hào)走線就會(huì)產(chǎn)生反射效應(yīng)。這反過來又增加了過沖和下沖問題。

1. 振鈴、過沖和下沖

振鈴是由于 PCB 走線中的信號(hào)反射而導(dǎo)致電壓或電流信號(hào)發(fā)生不希望的振蕩的過程。如果發(fā)送信號(hào)的值大于上升信號(hào)中的實(shí)際值，則發(fā)生過沖。類似地，當(dāng)發(fā)送信號(hào)低于下降信號(hào)中的實(shí)際值時(shí)，就會(huì)發(fā)生下沖。所有這些過程都會(huì)使 PCB 中的傳輸信號(hào)失真。

1. 相聲

在高速設(shè)計(jì)中，緊密布線的相鄰信號(hào)可能會(huì)在不經(jīng)意間相互影響，從而導(dǎo)致信號(hào)失真。這種失真主要是由于 PCB 中電場(chǎng)或磁場(chǎng)的耦合造成的。在電路板相鄰層中路由的信號(hào)之間也可能發(fā)生串?dāng)_。

1. 信號(hào)衰減

由于 PCB 的走線電阻和介電損耗，通過 PCB 導(dǎo)體從源傳輸?shù)截?fù)載的信號(hào)會(huì)經(jīng)歷信號(hào)衰減或能量損失。在高頻下，信號(hào)衰減要高得多，需要事先考慮設(shè)計(jì)來處理這個(gè)問題。

1. 傳播延遲和信號(hào)偏斜

PCB 走線上的信號(hào)傳播延遲是該特定信號(hào)從源傳輸?shù)截?fù)載所需的時(shí)間。它取決于 PCB 介電常數(shù)和走線幾何形狀。當(dāng)存在延遲失配時(shí)，一組信號(hào)中會(huì)出現(xiàn)信號(hào)偏移。它顯著影響電路設(shè)計(jì)中時(shí)鐘和數(shù)據(jù)信號(hào)的性能。

1. 接地反彈或同時(shí)開關(guān)噪聲

當(dāng) PCB 上的多個(gè)組件同時(shí)在高低狀態(tài)之間切換時(shí)，電源和接地路徑中的電壓會(huì)下降。這導(dǎo)致組件的電源和接地引腳上的電壓降低。噪聲容限也會(huì)降低，這可能會(huì)導(dǎo)致電路的錯(cuò)誤切換。

PCB 信號(hào)完整性指南

線路阻抗的不連續(xù)性會(huì)導(dǎo)致上述大多數(shù)信號(hào)完整性問題。在走線分支、返回信號(hào)路徑中的分裂以及路徑中的過孔或短截線等情況下路由信號(hào)時(shí)會(huì)出現(xiàn)這種阻抗不連續(xù)性。

減少因阻抗不匹配導(dǎo)致的信號(hào)失真的指南如下：

• 在源頭提供正確的終端電阻。
• 使用較小的微通孔可顯著減少通孔和短截線造成的信號(hào)失真。
• 保持短線的最小走線長(zhǎng)度。
• 避免跟蹤分支并使用適當(dāng)?shù)穆酚赏負(fù)洹?/li>

減少串?dāng)_效應(yīng)的設(shè)計(jì)指南如下：

• 在適用的設(shè)計(jì)部分使用差分信號(hào)將消除串?dāng)_效應(yīng)。
• 最小化并行路由信號(hào)的長(zhǎng)度。
• 根據(jù)路由指南，在允許的最大距離上隔開相鄰信號(hào)。
• 確保傳輸線與接地層足夠接近，以避免相鄰信號(hào)發(fā)生任何不必要的耦合。
• 相鄰平面中信號(hào)的正交路由可以在很大程度上幫助避免串?dāng)_。

以下是減少信號(hào)衰減問題的設(shè)計(jì)指南：

• 選擇低損耗介電材料和最佳電阻走線，以減少信號(hào)衰減誤差。
• 在設(shè)計(jì)中使用放大器和中繼器有助于提高信號(hào)強(qiáng)度。

以下是減少傳播延遲和信號(hào)偏移的設(shè)計(jì)指南：

• 避免使用具有較大介電常數(shù)的基板，以幫助減少信號(hào)的傳播延遲。
• 通過正確的走線長(zhǎng)度匹配，可以最小化信號(hào)總線的偏移。

下面列出了減少接地反彈和開關(guān)噪聲問題的設(shè)計(jì)指南：

• 在決定電路板層的疊層時(shí)，將電源層和接地層彼此靠近放置。
• 去耦電容不是可選的，必須在本地接地上實(shí)現(xiàn)。
• 最好將去耦帽放置在元件引腳附近，并盡可能使用短引線的器件封裝。
• 添加必要的限流電阻以避免短路或過載。

本文展示了PCB 設(shè)計(jì)指南如何幫助提高電路板的信號(hào)完整性。它涉及一系列步驟，例如基板選擇、疊層設(shè)計(jì)、組件考慮和布局設(shè)計(jì)。此外，還有多種仿真工具可用于分析 PCB 的信號(hào)完整性問題。因此，仔細(xì)遵循所有這些指導(dǎo)方針將導(dǎo)致 PCB 具有改進(jìn)的信號(hào)完整性和持久的性能。

Ken Ghadia是Technotronix的銷售工程師。