Versal 自適應(yīng)計(jì)算加速平臺（ ACAP ）將標(biāo)量引擎（ Scalar Engine ）、自適應(yīng)引擎（ Adaptable Engine ）和智能引擎（ Intelligent Engine ）與領(lǐng)先的存儲器和交互技術(shù)有機(jī)結(jié)合，從而為任何應(yīng)用提供強(qiáng)大的異構(gòu)加速功能。最重要的是，Versal ACAP 硬件和軟件是專為數(shù)據(jù)科學(xué)家和軟硬件開發(fā)者開展編程和優(yōu)化工作而提供的。Versal ACAP 受到諸多工 具、軟件、資源庫、IP、中間件和框架的廣泛支持，適用于所有業(yè)界標(biāo)準(zhǔn)的設(shè)計(jì)流程。

本文檔涵蓋了以下設(shè)計(jì)進(jìn)程：系統(tǒng)和解決方案規(guī)劃，即確認(rèn)系統(tǒng)級別的組件、性能、I/O 和數(shù)據(jù)傳輸要求，包括解決方案到 PS、PL 和 AI 引擎的應(yīng)用映射。同時，本指南旨在提供 Versal ACAP 的高層次綜述，如下所示：

·第 2 章：系統(tǒng)架構(gòu)：提供 Versal ACAP 概述，包含每個高層次集成塊的摘要，其中包括每個塊的用途以及彼此之間的關(guān)聯(lián)。

·第 3 章：系統(tǒng)規(guī)劃：描述每個 Versal 器件系列與不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程之間的關(guān)聯(lián)。

·第 4 章：設(shè)計(jì)流程：描述賽靈思設(shè)計(jì)工具和支持用于 Versal ACAP 的設(shè)計(jì)流程。

·第 5 章：系統(tǒng)移植：為以 Versal ACAP 為目標(biāo)的設(shè)計(jì)提供高層次系統(tǒng)移植建議以及每個塊的移植信息。

由于篇幅有限，本文僅節(jié)選了部分關(guān)于系統(tǒng)規(guī)劃的內(nèi)容。如果您希望查閱完本設(shè)計(jì)指南的其他內(nèi)容，請至文末點(diǎn)擊鏈接下載完整版。

系統(tǒng)規(guī)劃

要正確規(guī)劃系統(tǒng)，您必須根據(jù)自己的目標(biāo)應(yīng)用或系統(tǒng)設(shè)計(jì)類型明確系統(tǒng)要求。其中包括識別具有正確特性（例如， DDRMC IP 數(shù)量、AI 引擎等）的相應(yīng) Versal 器件。

系統(tǒng)設(shè)計(jì)類型

Versal ACAP 屬于異構(gòu)計(jì)算平臺，具有多個計(jì)算引擎。在 Versal ACAP 上可映射各種應(yīng)用，包括對無線系統(tǒng)、機(jī)器學(xué)習(xí)推斷和視頻處理算法進(jìn)行信號處理。除了多個計(jì)算引擎外，Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò)（ NoC ）、DDR4/LPDDR4 存儲器控制器和多重速率以太網(wǎng)媒體訪問控制器（ MRMAC ）來提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。

下表顯示了每種 Versal 器件系列所支持的系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。如該表中所示，大部分設(shè)計(jì)流程都以構(gòu)建平臺為基礎(chǔ)。

點(diǎn)擊對應(yīng)圖片查看詳細(xì)內(nèi)容

在設(shè)計(jì)流程中使用 Vitis 環(huán)境

Vitis 環(huán)境由工具、庫和 IP 組成，支持您對 Versal ACAP 應(yīng)用的不同要素進(jìn)行編程、運(yùn)行和調(diào)試，包括AI 引擎內(nèi)核與圖、可編程邏輯（ PL ）函數(shù)以及處理器系統(tǒng)（ PS ）上運(yùn)行的軟件應(yīng)用。Vitis 工具使用基于平臺的方法，其中系統(tǒng)按概念分為以下要素，這些要素可并行開發(fā)和測試：

平臺

自適應(yīng)子系統(tǒng)

軟件應(yīng)用

Vitis 環(huán)境設(shè)計(jì)方法論

要求：開始開發(fā)前，您必須選擇最適合您的應(yīng)用的 Versal 器件，然后根據(jù)應(yīng)用要求按功能目標(biāo)（PS、AI 引擎和 PL）對設(shè)計(jì)進(jìn)行分區(qū)。在此情況下，您必須了解：

系統(tǒng)設(shè)計(jì)注意事項(xiàng)，例如吞吐量和時延

域功能以及域間功能，包括計(jì)算和帶寬

整個系統(tǒng)和各子系統(tǒng)中的數(shù)據(jù)流和控制流程

此外，您必須注意平臺的目標(biāo)類型。您必須規(guī)劃并設(shè)計(jì)開發(fā)板上的外設(shè)和接口以及定制開發(fā)板上可用的存儲器資源。

方法論概述：下圖顯示了基于 Vitis 環(huán)境設(shè)計(jì)流程的開發(fā)方法論的高層次表示法。

Vitis 環(huán)境開發(fā)方法論反應(yīng)了 Versal ACAP 系統(tǒng)的異構(gòu)性質(zhì)，此類系統(tǒng)通常是由 PS、PL 和 AI 引擎功能組成的。您可使用 Vitis 工具來獨(dú)立開發(fā)并驗(yàn)證這些組件，并逐漸將其加以集成以構(gòu)成最終系統(tǒng)。

Vitis 環(huán)境設(shè)計(jì)流程是迭代性流程，可能多次循環(huán)執(zhí)行每個步驟，并通過后續(xù)迭代來向自適應(yīng)系統(tǒng)添加更多層級或元件。各團(tuán)隊(duì)可以快速迭代早期步驟，將更多時間用于后續(xù)步驟，以便提供更詳細(xì)的性能數(shù)據(jù)。

最佳實(shí)踐：Vitis 環(huán)境設(shè)計(jì)方法論的基礎(chǔ)是迭代方法和并行開發(fā)。因此，強(qiáng)烈建議您采用如下最佳實(shí)踐：

并行開發(fā)自適應(yīng)子系統(tǒng)和定制平臺。

對系統(tǒng)進(jìn)行精確分區(qū)，即上述兩個要素可各自單獨(dú)開發(fā)和驗(yàn)證，從而節(jié)省時間和精力。

單獨(dú)調(diào)試并驗(yàn)證 AI 引擎圖和每個 PL 內(nèi)核，然后再進(jìn)行集成。

采用此方法可以盡可能提升在集成階段快速融合的可能性。已知所有組件都正確無誤的前提下，集成問題的調(diào)試難度大大降低。

使用標(biāo)準(zhǔn)AMD賽靈思平臺（例如，VCK190）來集成并驗(yàn)證由 AI 引擎圖和 PL 內(nèi)核組成的自適應(yīng)子系統(tǒng)，然后再將目標(biāo)瞄準(zhǔn)定制平臺。

AMD 賽靈思平臺都經(jīng)過預(yù)驗(yàn)證，可立即部署到硬件上。通過使用標(biāo)準(zhǔn) AMD 賽靈思平臺，AI 引擎圖和 PL 內(nèi)核的開發(fā)者即可使 用仿真或硬件開發(fā)板來驗(yàn)證自適應(yīng)子系統(tǒng)，同時可以避免定制平臺的不確定性和復(fù)雜性。

確保在流程每個階段都能滿足性能目標(biāo)。

在硬件中運(yùn)行完整系統(tǒng)與在隔離環(huán)境中對個別組件進(jìn)行仿真相比，性能結(jié)果并無明顯改善。因此，有必要在流程中盡早對任何性能問題進(jìn)行完整檢查和調(diào)試。在組件級別確保滿足性能目標(biāo)難度遠(yuǎn)低于在包含所有組件間交互的復(fù)雜系統(tǒng)環(huán)境內(nèi)滿足性能目標(biāo)。

審核編輯 ：李倩