一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解決PCIe協(xié)議驗證挑戰(zhàn)

星星科技指導(dǎo)員 ? 來源:嵌入式計算設(shè)計 ? 作者:Don Schoenecker ? 2022-06-19 15:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCIe 的分層協(xié)議帶來了不同的挑戰(zhàn),因此也帶來了不同的解決方案。

PCI Express (PCIe) 驗證團(tuán)隊的主要關(guān)注點是與前幾代 PCIe 的互操作性和向后兼容性。這需要工具來驗證設(shè)計的參數(shù)和協(xié)議方面,以確保合規(guī)性并驗證設(shè)計性能。PCIe的分層特性推動了不同的測試挑戰(zhàn)和解決方案,具體取決于關(guān)注的領(lǐng)域。

PCIe技術(shù)是一種分層協(xié)議,如圖1所示:

圖 1:不同層的 PCIe 協(xié)議需要不同類型的測試。

pYYBAGKu0-eAGCksAAEViofj8Bs574.png

協(xié)議級驗證挑戰(zhàn)

一旦用戶在物理層級別達(dá)到數(shù)據(jù)有效狀態(tài),這需要驗證鏈路信令和LTSSM 操作,他們就會使用 協(xié)議分析儀和練習(xí)器在協(xié)議級別測試更高層。分析儀連接到處于活動狀態(tài)的兩個設(shè)備之間的鏈路,以觀察和評估每個級別的數(shù)據(jù)。鍛煉器作為終端設(shè)備連接,以模擬壓力條件并記錄DUT 如何響應(yīng)。PCIe 數(shù)據(jù)鏈路層的驗證通過規(guī)范測試來執(zhí)行,這些測試檢查正在傳輸?shù)臄?shù)據(jù)鏈路層協(xié)議數(shù)據(jù)包 (DLLP)、確認(rèn)、否定確認(rèn)、重傳、和流量控制。驗證團(tuán)隊需要能夠從所有錯誤(包括間歇性故障)中恢復(fù)的強(qiáng)大系統(tǒng)。

協(xié)議驗證的主要挑戰(zhàn)

是快速準(zhǔn)確地測試系統(tǒng)功能,以便產(chǎn)品能夠上市。必須以有效的方式檢測、分析和糾正協(xié)議錯誤。

調(diào)試 PCIe 協(xié)議意味著捕獲高速流量,包括電源管理轉(zhuǎn)換。協(xié)議調(diào)試工具需要快速鎖定流量,然后觸發(fā)獨特的協(xié)議序列。調(diào)試較低級別的問題,例如電源管理,需要非??斓逆i定時間。捕獲流量后,查看不同抽象級別的數(shù)據(jù)可以隔離問題。

PCIe 協(xié)議調(diào)試中出現(xiàn)的另一個關(guān)鍵挑戰(zhàn)是以非侵入 方式訪問信號。連接到 PCIe 總線的探頭不得以影響總線值或操作的方式干擾或更改信號。探測信號的位置和方式取決于每個獨特的系統(tǒng)設(shè)計。中間總線探測器提供對流量的訪問,但不得影響信號質(zhì)量。插槽中介層需要在長跡線上被動地傳遞信號,而不是改變信號。驗證團(tuán)隊需要具有多種探測選項的靈活訪問權(quán)限。

隨著 PCIe 4.0 的到來,將速度提高到 16 GTps 將延續(xù) PCIe 3.0 中 8 GTps 的一些相同趨勢,需要更高的信號質(zhì)量調(diào)諧和均衡能力才能實現(xiàn)驗證。NVMe 協(xié)議提出了許多新的測試挑戰(zhàn)。NVMe 為 PCIe 連接的設(shè)備創(chuàng)建了一個新的高性能可擴(kuò)展主機(jī)控制器接口,該接口映射來自主機(jī)的內(nèi)存,以便將數(shù)據(jù)移入和移出存儲設(shè)備,具有低延遲和端到端數(shù)據(jù)保護(hù)。該接口利用多個隊列來管理和提供優(yōu)化的命令提交和完成路徑,并支持并行操作。

協(xié)議驗證測試設(shè)置

使用分析儀進(jìn)行驗證的最終目標(biāo)是測試鏈路和數(shù)據(jù)傳輸,以確保設(shè)備功能和互操作性。為了實現(xiàn)這一點,協(xié)議分析器需要提供對每個獨特協(xié)議層發(fā)生的情況的可見性。在進(jìn)行故障排除時,用戶必須將特定錯誤跟蹤到適當(dāng)?shù)膶右赃M(jìn)行更正。為了驗證設(shè)備,協(xié)議練習(xí)者需要能夠在同一張卡中模擬根復(fù)合體或端點。 鍛煉者通過發(fā)送適當(dāng)?shù)?I/O 流量來刺激被測設(shè)備,充當(dāng)理想的鏈接伙伴。 然后,可以通過模擬各種條件和場景來驗證DUT 的錯誤恢復(fù)過程,而不會影響 其性能參數(shù)。

在這些功能和測試中,用戶必須通過一致的表示來解決信號訪問發(fā)生方式和位置的復(fù)雜性,以實現(xiàn)準(zhǔn)確的數(shù)據(jù)恢復(fù)。探測解決方案需要具有高性能和多功能性,以適應(yīng)不同類型的系統(tǒng)設(shè)計。探測需要保持非侵入性,以便訪問不會影響信號質(zhì)量或協(xié)議操作。

以下每個功能都需要使用練習(xí)器和分析器進(jìn)行測試,以確保數(shù)據(jù)鏈路和事務(wù)層功能正常且合規(guī):

均衡 (EQ) 是訓(xùn)練兩個終端以可靠地傳輸每個比特的過程。每個單獨的車道都必須經(jīng)過培訓(xùn)。在 by-4鏈接中,每個鏈接可以有不同的調(diào)整參數(shù)。訓(xùn)練是動態(tài)的,需要正確設(shè)置每個泳道的前光標(biāo)、光標(biāo)和后光標(biāo)值。信號質(zhì)量對于成功運行至關(guān)重要。EQ 過程對于 PCIe 3.0 8 GTps 速度的成功鏈接至關(guān)重要, 對于 16 GTps 的 PCIe 4.0更為重要。

鏈路訓(xùn)練信令狀態(tài)機(jī) (LTSSM) 分析觀察和控制鏈路的不同可能狀態(tài)。狀態(tài)轉(zhuǎn)換處理鏈接、恢復(fù)和電源管理。LTSSM 的目標(biāo)是達(dá)到稱為 L0 的狀態(tài)——鏈路處于活動狀態(tài)并且可以傳輸數(shù)據(jù)。LTSSM 中的其他狀態(tài),例如配置、訓(xùn)練和錯誤恢復(fù)例程,提供鏈路控制和恢復(fù)以及電源管理功能。

數(shù)據(jù)包捕獲查看單個 PCIe 數(shù)據(jù)包以解碼響應(yīng)和設(shè)備配置和枚舉。從內(nèi)存讀取和寫入的過程是基于數(shù)據(jù)包中包含的地址來通過鏈路傳輸數(shù)據(jù)的。

性能分析和流量控制會影響響應(yīng)時間和整體吞吐量。流量控制用于防止緩沖區(qū)溢出,并且可以清楚地識別可能對數(shù)據(jù)吞吐量產(chǎn)生負(fù)面影響的信用不足問題。

在滿足所有測試以建立穩(wěn)定的通信通道后,下一步是驗證PCIe 總線上的應(yīng)用層(例如 NVMe)。對于 NVMe 協(xié)議測試,用戶將需要一個工具來觀察不同部分的交互方式。數(shù)據(jù)鏈路層、確認(rèn)、流控制、多個隊列和多個命令需要協(xié)調(diào)。在一次 NVMe 讀取中可能需要分析數(shù)千個數(shù)據(jù)包。一個好的工具將

總結(jié)

溝通并幫助深入了解解決任何運營問題所需的細(xì)節(jié)。隨著 NVMe 規(guī)范的發(fā)展,協(xié)議分析器將繼續(xù)成為用戶驗證設(shè)計的寶貴工具。

仿真是 NVMe 測試的另一個重要方面。用戶需要能夠在操作中創(chuàng)建多個隊列和命令,以確保控制器可以管理不同類型的配置。這種模擬過程的配套工具稱為 NVMe 練習(xí)器。這些工具可以執(zhí)行識別常見實施錯誤的驗證測試序列。

驗證設(shè)備是否符合 PCI-SIG 標(biāo)準(zhǔn)的最終目標(biāo)是互操作性、可靠性、與先前 PCIe 標(biāo)準(zhǔn)的向后兼容性以及上市速度。協(xié)議級測試需要靈活設(shè)計的工具,不僅針對當(dāng)前這一代的挑戰(zhàn),而且理想情況下具有內(nèi)置功能,可以預(yù)測這些層在未來版本的規(guī)范中的演變。無論是基于 PCIe 還是基于 NVMe,正確的綜合測試解決方案集將繼續(xù)幫助驗證團(tuán)隊通過工具克服驗證挑戰(zhàn),并支持他們進(jìn)行快速準(zhǔn)確的測試。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 控制器
    +關(guān)注

    關(guān)注

    114

    文章

    17116

    瀏覽量

    184444
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2961

    瀏覽量

    89803
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1342

    瀏覽量

    85213
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    協(xié)議分析儀需要支持哪些常見協(xié)議?

    設(shè)備:Keysight U4301B(支持Thunderbolt 3/4物理層分析)。 調(diào)試重點:PCIe隧道協(xié)議、DisplayPort Alt Mode、熱插拔時序。 HDMI
    發(fā)表于 07-17 15:40

    nvme IP開發(fā)之PCIe

    ,獲取其它設(shè)備的響應(yīng)。 PCIe層次結(jié)構(gòu) PCIe 總線是一種分層協(xié)議總線,采用數(shù)據(jù)包進(jìn)行數(shù)據(jù)傳輸。數(shù)據(jù)包在收發(fā)過程中需要經(jīng)過事務(wù)層、數(shù)據(jù)鏈路層和物理層三個層次的處理和轉(zhuǎn)發(fā)。PCIe
    發(fā)表于 05-17 14:54

    NVMe IP over PCIe 4.0:擺脫XDMA,實現(xiàn)超高速!

    基于NVMe加速引擎,它直接放棄XDMA,改為深度結(jié)合PCIe,通過高速傳輸機(jī)制開發(fā)。同時利用UVM驗證平臺驗證,有效提升工作效率。
    的頭像 發(fā)表于 04-16 14:57 ?416次閱讀
    NVMe IP over <b class='flag-5'>PCIe</b> 4.0:擺脫XDMA,實現(xiàn)超高速!

    VIAVI Xgig4K-PCIe-X4-FL飛行引導(dǎo)插入器適用于PCIE4.0在被測設(shè)備和VIAVI協(xié)議分析儀機(jī)箱箱之間提供數(shù)據(jù)信號連接

    VIAVI 16GTps PCIe 4.0 多模塊分析器(PCIE4-X4-FL)適用于PCI Express 4.0在被測設(shè)備和VIAVI協(xié)議分析儀機(jī)箱之間提供數(shù)據(jù)信號連接
    的頭像 發(fā)表于 03-19 16:22 ?397次閱讀
    VIAVI Xgig4K-<b class='flag-5'>PCIe</b>-X4-FL飛行引導(dǎo)插入器適用于<b class='flag-5'>PCIE</b>4.0在被測設(shè)備和VIAVI<b class='flag-5'>協(xié)議</b>分析儀機(jī)箱箱之間提供數(shù)據(jù)信號連接

    隨機(jī)化在PCIe IDE驗證中的重要性

    本文將探討隨機(jī)化在 PCIe IDE 驗證中的重要性,重點介紹它如何在確保數(shù)據(jù)完整性和加密可靠性方面發(fā)揮關(guān)鍵作用,同時也揭示了該過程的獨特挑戰(zhàn)
    的頭像 發(fā)表于 03-06 09:27 ?509次閱讀
    隨機(jī)化在<b class='flag-5'>PCIe</b> IDE<b class='flag-5'>驗證</b>中的重要性

    PCIe 6.0時代的測試挑戰(zhàn)和解決方案

    近年來,人工智能(AI)計算、云計算、邊緣計算等高性能應(yīng)用正在迎來井噴式增長。大模型訓(xùn)練(如 DeepSeek、GPT-4、Sora)對計算能力提出了前所未有的挑戰(zhàn),數(shù)據(jù)中心正在加速向 PCIe 6.0邁進(jìn),以滿足AI計算、存儲和高速互連的需求。
    的頭像 發(fā)表于 02-19 17:25 ?987次閱讀
    <b class='flag-5'>PCIe</b> 6.0時代的測試<b class='flag-5'>挑戰(zhàn)</b>和解決方案

    Teledyne LeCroy發(fā)布Summit M64 PCIe協(xié)議分析儀

    協(xié)議測試和測量解決方案領(lǐng)域的領(lǐng)航者Teledyne LeCroy,近日在其產(chǎn)品系列中推出了Summit M64——一款專為PCI Express(PCIe)設(shè)計的協(xié)議分析儀/訓(xùn)練器。 Summit
    的頭像 發(fā)表于 02-08 10:31 ?663次閱讀

    PCIe插槽開始,ICY DOCK重塑 U.2/U.3 硬盤存儲模式 #pcie #硬盤盒

    PCIe
    ICY DOCK硬盤盒
    發(fā)布于 :2025年01月17日 17:24:37

    PCIe 6.0 互操作性PHY驗證測試方案

    ?和 UCIe?等協(xié)議。CXL提供緩存一致性互連,支持多臺機(jī)器間的內(nèi)存擴(kuò)展,提供最低延遲和最高帶寬。CXL和NVM Express?利用 PCIe 的物理層和簡便的協(xié)議適應(yīng)性。UCIe作為
    的頭像 發(fā)表于 01-02 08:43 ?797次閱讀
    <b class='flag-5'>PCIe</b> 6.0 互操作性PHY<b class='flag-5'>驗證</b>測試方案

    PCIe數(shù)據(jù)傳輸協(xié)議詳解

    、網(wǎng)卡和聲卡等,以實現(xiàn)高效的數(shù)據(jù)傳輸。以下是對PCIe數(shù)據(jù)傳輸協(xié)議的介紹: 一、PCIe協(xié)議的基本概念 PCIe
    的頭像 發(fā)表于 11-26 16:12 ?3550次閱讀

    PCIe 4.0與PCIe 3.0的性能對比

    隨著科技的快速發(fā)展,計算機(jī)硬件也在不斷地更新?lián)Q代。PCI Express(PCIe)作為一種高速串行計算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),廣泛應(yīng)用于計算機(jī)硬件連接,如顯卡、固態(tài)硬盤等。 1. 帶寬對比 PCIe
    的頭像 發(fā)表于 11-06 09:22 ?1.3w次閱讀

    PCIe光傳輸?shù)膬?yōu)勢與挑戰(zhàn)

    PCIe向光傳輸接口的轉(zhuǎn)變,預(yù)示著低延遲傳輸將取得新的突破。作為PCI標(biāo)準(zhǔn)組織(PCI-SIG)的關(guān)鍵成員,新思科技不僅深度參與其中,并積極協(xié)助制定新的標(biāo)準(zhǔn)。外設(shè)組件高速互連(PCIe)標(biāo)準(zhǔn)正在經(jīng)歷變革,這將對芯片設(shè)計流程產(chǎn)生深遠(yuǎn)影響。
    的頭像 發(fā)表于 08-12 10:37 ?1255次閱讀
    <b class='flag-5'>PCIe</b>光傳輸?shù)膬?yōu)勢與<b class='flag-5'>挑戰(zhàn)</b>

    Prodigy Technovations推出功能強(qiáng)大的PCIe Gen5協(xié)議分析儀

    分析儀。 這種先進(jìn)的解決方案使工程師能夠以高達(dá)32GT/s的速度無縫捕獲、解碼和分析PCIe Gen5流量,從而加快高速PCIe接口的開發(fā)和驗證。 利用LTSSM視圖進(jìn)行PCIe Ge
    的頭像 發(fā)表于 07-29 05:36 ?693次閱讀
    Prodigy Technovations推出功能強(qiáng)大的<b class='flag-5'>PCIe</b> Gen5<b class='flag-5'>協(xié)議</b>分析儀

    新思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領(lǐng)域的芯片設(shè)計》中,新思科技宣布推出綜合全面的PCIe Express Gen 7(PCIe 7.0)
    的頭像 發(fā)表于 07-24 10:11 ?1629次閱讀
    新思科技<b class='flag-5'>PCIe</b> 7.0<b class='flag-5'>驗證</b>IP(VIP)的特性