電可編程邏輯器件（Electrically Programmable Logic Device，EPLD）是指采用電信號的可擦可編程邏輯器件。

EPLD的設計流程通常有以下幾個主要步驟：

1、使用原理圖或者用硬件描述語言對邏輯進行設計描述；

2、在設計者把設計的邏輯編寫到器件中之前，有必要對設計結果的正確性進行驗證，一般通過計算機軟件進行仿真，檢查其是否符合設計需求，這稱為“前仿”；

3、經(jīng)過計算機軟件編譯轉換為化簡后的布爾代數(shù)表達式，編譯軟件將特定表達式適配進相對應的器件，生成器件的標準裝載文件（JED文件），通常將這個過程稱為“綜合”；

4、把邏輯下載到器件中進行功能檢測。

通常可以用原理圖或硬件描述語言來設計EPLD器件的邏輯功能。原理圖描述非常直觀，直接用電路器件來描述電路功能，缺點是不夠簡潔。常用的硬件描述語言有Verilog、VHDL語言等。硬件描述語言可以精確地實現(xiàn)電路的邏輯功能。

對于仿真和綜合，目前比較常用的工具有Modelsim、Quartus等。編程器是一種專門對可編程器件進行編程的設備。需要通過編程器將JED文件下載到器件中讓芯片按照設計邏輯工作。編程下載的過程是指計算機把JED文件下載到編程器中，再根據(jù)器件特點把JED文件寫入器件內(nèi)部。

審核編輯 ：李倩