一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

經(jīng)典的設(shè)計(jì)與驗(yàn)證流程

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-11-21 10:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、

經(jīng)典的設(shè)計(jì)與驗(yàn)證流程

f64555ce-692e-11ed-8abf-dac502259ad0.png

可以看到設(shè)計(jì)與驗(yàn)證永遠(yuǎn)是同步節(jié)奏,即使因?yàn)橐恍┛陀^原因,導(dǎo)致驗(yàn)證稍微慢于設(shè)計(jì)節(jié)奏,最終也會(huì)回到同步的節(jié)奏上。

這樣的理想狀態(tài)就對(duì)設(shè)計(jì)工程師有一定要求,比如拿到設(shè)計(jì)需求,就然后開始概要設(shè)計(jì)文檔,其中就包括整體的模塊對(duì)外接口,關(guān)鍵時(shí)序,整體的架構(gòu)設(shè)計(jì)等。驗(yàn)證工程師拿到概要設(shè)計(jì),就可以開始進(jìn)行驗(yàn)證feature規(guī)劃。

詳細(xì)設(shè)計(jì)文檔,設(shè)計(jì)要完成整體的模塊的控制流,數(shù)據(jù)流、memory需求規(guī)格,狀態(tài)機(jī),關(guān)鍵電路,關(guān)鍵時(shí)序設(shè)計(jì)等。驗(yàn)證拿到詳細(xì)設(shè)計(jì)文檔,就可以進(jìn)行驗(yàn)證case規(guī)劃,驗(yàn)證計(jì)劃文檔編寫。

理想的狀態(tài)下設(shè)計(jì)拿著自己的詳細(xì)設(shè)計(jì)文檔就可以直接行云流水式的寫代碼。寫代碼真體力活。而這段時(shí)間驗(yàn)證就可以進(jìn)行驗(yàn)證平臺(tái)搭建和驗(yàn)證case設(shè)計(jì)。

設(shè)計(jì)代碼寫完,編譯通過,lint清除,將一些低級(jí)錯(cuò)誤扼殺在搖籃里。驗(yàn)證平臺(tái)也搭建好,設(shè)計(jì)與驗(yàn)證對(duì)接,一起調(diào)試第一條case。第一條case通過,環(huán)境OK,代碼OK。開始循序漸進(jìn)debug。

驗(yàn)證驗(yàn)出bug,提給設(shè)計(jì),設(shè)計(jì)修改,上傳版本管理庫,驗(yàn)證up,進(jìn)行回歸。完全正確,調(diào)試下一條case。

IP驗(yàn)證到一定feature成熟,釋放一個(gè)版本給鏈路驗(yàn)證同事,驗(yàn)證多個(gè)IP配合的場(chǎng)景和當(dāng)前版本成熟的feature,很少會(huì)出現(xiàn)在鏈路上驗(yàn)出IP級(jí)的bug(當(dāng)然也有)。

鏈路驗(yàn)證到一定feature成熟階段,釋放版本給系統(tǒng)驗(yàn)證同事,驗(yàn)證多個(gè)鏈路配合場(chǎng)景和當(dāng)前版本的成熟feature。系統(tǒng)驗(yàn)證成熟到一定feature。然后再上硬件加速器驗(yàn)證和FPGA原型驗(yàn)證。

整個(gè)理想的過程,一氣呵成,在系統(tǒng)驗(yàn)證和加速器/FPGA原型驗(yàn)證上,會(huì)比較順利,不會(huì)因?yàn)槟K級(jí)的bug卡住驗(yàn)證進(jìn)度,因?yàn)樵诖笙到y(tǒng)里面調(diào)試效率非常低,基本就只剩過case。

理想很豐滿,現(xiàn)實(shí)很骨感。

現(xiàn)實(shí)情況是

設(shè)計(jì)人員寫完代碼才寫文檔,導(dǎo)致驗(yàn)證遲遲沒有設(shè)計(jì)文檔,無法開始驗(yàn)證計(jì)劃和驗(yàn)證環(huán)境搭建。最終整體項(xiàng)目時(shí)間delay1-2個(gè)月。

設(shè)計(jì)人員不寫文檔,直接寫代碼,邊寫邊想,設(shè)計(jì)架構(gòu)沒有經(jīng)過評(píng)審,和上下游交互接口和時(shí)序都對(duì)不上,代碼寫完也是要修改重新寫,最終整體項(xiàng)目delay1-2個(gè)月。

項(xiàng)目delay了,設(shè)計(jì)著急了,在IP驗(yàn)證尚未完全時(shí)就開始鏈路驗(yàn)證,系統(tǒng)驗(yàn)證。出現(xiàn)問題,debug效率低下,一天發(fā)現(xiàn)一個(gè)低級(jí)錯(cuò)誤,鏈路驗(yàn)證和系統(tǒng)驗(yàn)證仿真時(shí)間長(zhǎng)。你為什么總在加班?

設(shè)計(jì)著急了,在鏈路驗(yàn)證和系統(tǒng)驗(yàn)證尚未完全時(shí),就開始加速器/FPGA原型驗(yàn)證,編譯一個(gè)版本要一天,效率更低下。你為什么總在加班?

最終,項(xiàng)目還是delay,所有人也還是要加班完成。所以做芯片是有章法可循,業(yè)界多少年總結(jié)出來的血淚經(jīng)驗(yàn),不遵守是要吃虧的。

設(shè)計(jì)工程師與驗(yàn)證工程師是好朋友

設(shè)計(jì)工程師和驗(yàn)證工程師是永遠(yuǎn)的好朋友,你們是共同在完成一個(gè)工程,產(chǎn)品,磚。驗(yàn)證的case和驗(yàn)證完備性是要兩個(gè)人共同的努力的成果。

有一個(gè)驗(yàn)證,發(fā)現(xiàn)一個(gè)case fail了,打電話給設(shè)計(jì),case xxx fail了,看下什么原因。設(shè)計(jì)跑出來看了下,回個(gè)電話,是你平臺(tái)的原因,修改下,case pass了。設(shè)計(jì)與驗(yàn)證是好朋友。

有一個(gè)驗(yàn)證,發(fā)現(xiàn)一個(gè)case fail了,打電話給設(shè)計(jì),case跑一次賊慢 ,波形我已經(jīng)跑好了,直接在我們的共享窗口上看下吧,設(shè)計(jì)看出了問題,本地修改了下,回個(gè)電話,我上傳了,你up下再跑一下。晚上下班前回歸下case。設(shè)計(jì)與驗(yàn)證是好朋友。

又有一個(gè)驗(yàn)證,因?yàn)橐恍﹤€(gè)人原因,驗(yàn)證平臺(tái)沒有及時(shí)搭建起來,delay與設(shè)計(jì),但設(shè)計(jì)代碼已經(jīng)寫完了,沒有平臺(tái)和case驗(yàn),跑到驗(yàn)證辦公位后面,站在身后監(jiān)工,沒你平臺(tái),我可搞不了。設(shè)計(jì)與驗(yàn)證是好朋友。

還有一個(gè)驗(yàn)證,沒有發(fā)現(xiàn)任何bug,設(shè)計(jì)打電話說,我改了一行代碼,沒有任何影響,就是代碼風(fēng)格變了下,這樣寫覆蓋率更好收,占用資源更小。我要提個(gè)問題單記錄一下,這造成了我回歸的工作量。設(shè)計(jì)與驗(yàn)證是好朋友。

突然有一個(gè)設(shè)計(jì),代碼遲遲不愿意給驗(yàn)證,說我代碼bug太多了,我要自己先驗(yàn)下,驗(yàn)證沒法開展工作,然后過了一陣子,找驗(yàn)證說,我過了一百多條冒煙case。拿去給你驗(yàn)吧。驗(yàn)證:你這代碼給我都八時(shí)了,等著項(xiàng)目delay吧。設(shè)計(jì)與驗(yàn)證是好朋友。

流程死的,人是活的

并不是所有的設(shè)計(jì)都要走繁重的流程,我做了個(gè)xxx設(shè)計(jì),先進(jìn)行概要設(shè)計(jì)評(píng)審,詳細(xì)設(shè)計(jì)評(píng)審,代碼review,驗(yàn)證feature評(píng)審,驗(yàn)證計(jì)劃評(píng)審,驗(yàn)證環(huán)境搭建,最后規(guī)劃了10個(gè)case,覆蓋率達(dá)到100%。這么個(gè)破玩意兒,兩個(gè)人整兩個(gè)月的時(shí)間。

有設(shè)計(jì)說,就這,那我還不如自己驗(yàn),你給我搭個(gè)平臺(tái),我自己跑case,收覆蓋率,上FPGA原型驗(yàn)證。兩周搞定。流程是死的,人是活的。但你需要分清什么情況下怎么做才是對(duì)的。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 工程師
    +關(guān)注

    關(guān)注

    59

    文章

    1590

    瀏覽量

    69485
  • 架構(gòu)設(shè)計(jì)

    關(guān)注

    0

    文章

    33

    瀏覽量

    7111

原文標(biāo)題:設(shè)計(jì)工程師與驗(yàn)證工程師如何合作?

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    新思科技如何驗(yàn)證更安全的智能汽車軟件

    汽車軟件正在迅速發(fā)展,其復(fù)雜性、安全性要求以及對(duì)高效開發(fā)流程的需求與日俱增。在這一背景下,虛擬ECU(vECU)成為加速開發(fā)和驗(yàn)證的關(guān)鍵工具,而將Rust語言集成進(jìn)AUTOSAR Classic環(huán)境則為行業(yè)帶來了寶貴的新可能。
    的頭像 發(fā)表于 07-10 15:12 ?239次閱讀
    新思科技如何<b class='flag-5'>驗(yàn)證</b>更安全的智能汽車軟件

    華大九天物理驗(yàn)證EDA工具Empyrean Argus助力芯片設(shè)計(jì)

    在芯片設(shè)計(jì)的流片之路充滿挑戰(zhàn),物理驗(yàn)證EDA工具無疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計(jì)規(guī)則檢查、版圖與原理圖一致性驗(yàn)證等關(guān)鍵流程,為IC設(shè)計(jì)契合制造需求提供堅(jiān)實(shí)保障。作為簽核(Signoff)環(huán)節(jié)的關(guān)鍵防線,物理
    的頭像 發(fā)表于 07-03 11:30 ?1059次閱讀
    華大九天物理<b class='flag-5'>驗(yàn)證</b>EDA工具Empyrean Argus助力芯片設(shè)計(jì)

    超大規(guī)模芯片驗(yàn)證:基于AMD VP1902的S8-100原型驗(yàn)證系統(tǒng)實(shí)測(cè)性能翻倍

    引言隨著AI、HPC及超大規(guī)模芯片設(shè)計(jì)需求呈指數(shù)級(jí)增長(zhǎng)原型驗(yàn)證平臺(tái)已成為芯片設(shè)計(jì)流程驗(yàn)證復(fù)雜架構(gòu)、縮短迭代周期的核心工具。然而,傳統(tǒng)原型驗(yàn)證系統(tǒng)受限于單芯片容量(通常
    的頭像 發(fā)表于 06-06 13:13 ?526次閱讀
    超大規(guī)模芯片<b class='flag-5'>驗(yàn)證</b>:基于AMD VP1902的S8-100原型<b class='flag-5'>驗(yàn)證</b>系統(tǒng)實(shí)測(cè)性能翻倍

    Cadence Conformal AI Studio助力前端驗(yàn)證設(shè)計(jì)

    Cadence 推出最新的前端驗(yàn)證設(shè)計(jì)方案 Conformal AI Studio,專為解決日益復(fù)雜的前端設(shè)計(jì)挑戰(zhàn)而打造,旨在提升設(shè)計(jì)人員的工作效率,進(jìn)而優(yōu)化全流程功耗、效能和面積(PPA)等設(shè)計(jì)目標(biāo)。
    的頭像 發(fā)表于 06-04 11:16 ?735次閱讀

    西門子利用AI來縮小行業(yè)的IC驗(yàn)證生產(chǎn)率差距

    Questa One將集成電路(IC)驗(yàn)證從被動(dòng)反應(yīng)流程重新定義為智能的自優(yōu)化系統(tǒng)。 西門子數(shù)字化工業(yè)軟件推出了Questa? One智能驗(yàn)證軟件組合,將連接性、數(shù)據(jù)驅(qū)動(dòng)方法和可擴(kuò)展性與人
    的頭像 發(fā)表于 05-27 14:34 ?200次閱讀

    西門子推出Questa One智能驗(yàn)證解決方案

    西門子數(shù)字化工業(yè)軟件宣布推出 Questa One 智能驗(yàn)證軟件產(chǎn)品組合,以人工智能(AI)技術(shù)賦能連接性、數(shù)據(jù)驅(qū)動(dòng)方法和可擴(kuò)展性,突破集成電路 (IC) 驗(yàn)證流程限制,助力工程團(tuán)隊(duì)有效提高生產(chǎn)效率。
    的頭像 發(fā)表于 05-13 18:19 ?600次閱讀

    經(jīng)典CH340G驅(qū)動(dòng)

    經(jīng)典CH340G驅(qū)動(dòng)
    發(fā)表于 04-09 16:04 ?0次下載

    西門子EDA助力提升IC設(shè)計(jì)驗(yàn)證效率

    本文將簡(jiǎn)要概述使用 S-Edit 原理圖輸入環(huán)境的前端流程,然后更詳細(xì)地描述 Analog FastSPICE (AFS) 平臺(tái)仿真器以及使用該仿真器進(jìn)行基本放大器設(shè)計(jì)驗(yàn)證的步驟。
    的頭像 發(fā)表于 03-10 14:35 ?1213次閱讀
    西門子EDA助力提升IC設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>效率

    使用HLS流程設(shè)計(jì)和驗(yàn)證圖像信號(hào)處理設(shè)備

    STMicroelectronics成像部門負(fù)責(zé)向消費(fèi)者、工業(yè)、安全和汽車市場(chǎng)提供創(chuàng)新的成像技術(shù)和產(chǎn)品。該團(tuán)隊(duì)精心制定了一套通過模板實(shí)現(xiàn)的High-Level Synthesis(HLS)高層次綜合流程,使得上述產(chǎn)品能夠迅速上市。對(duì)于汽車市場(chǎng),該流程符合ISO 26262
    的頭像 發(fā)表于 01-08 14:39 ?675次閱讀
    使用HLS<b class='flag-5'>流程</b>設(shè)計(jì)和<b class='flag-5'>驗(yàn)證</b>圖像信號(hào)處理設(shè)備

    Cadence如何運(yùn)用人工智能改變驗(yàn)證流程

    目前,生成式人工智能浪潮正席卷全球各行各業(yè),重新定義全球的工作方式。通過利用 AI 自動(dòng)化處理重復(fù)性工作流程,企業(yè)得以將工作重點(diǎn)放在創(chuàng)新而非迭代上。
    的頭像 發(fā)表于 12-19 09:33 ?787次閱讀
    Cadence如何運(yùn)用人工智能改變<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>流程</b>

    芯華章發(fā)布FPGA驗(yàn)證系統(tǒng)新品HuaProP3

    ,也是其在數(shù)字驗(yàn)證EDA全流程工具鏈研發(fā)領(lǐng)域的又一重要里程碑。 自2020年成立以來,芯華章始終專注于數(shù)字驗(yàn)證EDA全流程工具鏈的研發(fā)工作,致力于為客戶提供高效、可靠的解決方案。在過去
    的頭像 發(fā)表于 12-13 11:12 ?845次閱讀

    【「數(shù)字IC設(shè)計(jì)入門」閱讀體驗(yàn)】+ 數(shù)字IC設(shè)計(jì)流程

    :將芯片設(shè)計(jì)結(jié)果交出去進(jìn)行生產(chǎn)制造。 上述這些只是芯片設(shè)計(jì)過程中的主要節(jié)點(diǎn),細(xì)節(jié)還有很多,如果驗(yàn)證測(cè)試中不通過,就需要從數(shù)字前端設(shè)計(jì)開始找原因,之后再經(jīng)歷一次全流程測(cè)試,可見IC設(shè)計(jì)流程之繁瑣,愈加需要技術(shù)人員具備嚴(yán)謹(jǐn)認(rèn)真的精工
    發(fā)表于 09-25 15:51

    Lint靜態(tài)驗(yàn)證工具如何助力IC設(shè)計(jì)

    近年來IC設(shè)計(jì)的規(guī)模和復(fù)雜度不斷增大,產(chǎn)品的迭代周期越來越短,傳統(tǒng)的驗(yàn)證方式已經(jīng)難以滿足設(shè)計(jì)團(tuán)隊(duì)的要求。在“設(shè)計(jì)左移”這一理念的趨勢(shì)下,設(shè)計(jì)流程和方法學(xué)不斷進(jìn)行創(chuàng)新和優(yōu)化,其中,具備“設(shè)計(jì)左移”思想
    的頭像 發(fā)表于 09-03 10:15 ?1798次閱讀
    Lint靜態(tài)<b class='flag-5'>驗(yàn)證</b>工具如何助力IC設(shè)計(jì)

    形式驗(yàn)證如何加速超大規(guī)模芯片設(shè)計(jì)?

    引言隨著集成電路規(guī)模的不斷擴(kuò)大,從設(shè)計(jì)到流片(Tape-out)的全流程中,驗(yàn)證環(huán)節(jié)的核心地位日益凸顯。有效的驗(yàn)證不僅是設(shè)計(jì)完美的基石,更是確保電路在實(shí)際應(yīng)用中穩(wěn)定運(yùn)行的保障。尤為關(guān)鍵的是,邏輯或
    的頭像 發(fā)表于 08-30 12:45 ?952次閱讀
    形式<b class='flag-5'>驗(yàn)證</b>如何加速超大規(guī)模芯片設(shè)計(jì)?

    教學(xué)驗(yàn)證篇丨PPEC+HIL 單相逆變仿真驗(yàn)證

    —————————————————EasyGo電力電子科研/教學(xué)解決方案,全面覆蓋電力電子學(xué)科的教學(xué)和科研需求,通過虛擬仿真與實(shí)物實(shí)驗(yàn)相結(jié)合,有效解決了教學(xué)內(nèi)容復(fù)雜、理論與實(shí)際脫節(jié)的問題。教學(xué)平臺(tái)涵蓋幾乎所有經(jīng)典電力電子
    發(fā)表于 08-09 10:25