一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

臺積電先進制程和封裝改進功率、性能和面積

旺材芯片 ? 來源:半導體行業(yè)觀察 ? 作者:半導體行業(yè)觀察 ? 2022-11-29 16:02 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

臺積電是全球排名第一的半導體代工企業(yè),他們的開放式創(chuàng)新平臺 (OIP) 活動很受歡迎,參加人數(shù)也很多,因為所提供的工藝技術(shù)和 IP 對許多半導體設計領(lǐng)域都非常有吸引力。臺積電技術(shù)路線圖顯示了到 2025 年的 FinFET 和 Nanosheet 計劃的時間表。

從 N3 開始,出現(xiàn)了一種名為FinFlex的新產(chǎn)品,它使用設計技術(shù)協(xié)同優(yōu)化 (DTCO),有望為節(jié)能和高性能等細分市場改進功率、性能和面積 (PPA)。借助 FinFlex 方法,設計人員可以根據(jù)其設計目標從三種晶體管配置中進行選擇:

3-2 fin blocks,用于高性能

2-2 fin,高效性能

2-1 fin,功率最低,密度最佳

工藝節(jié)點 N16 到 N3 中使用的fin選擇的歷史如下所示:

40f7830c-6f02-11ed-8abf-dac502259ad0.jpg

EDA 供應商 Synopsys、Cadence、Siemens EDA 和 ANSYS 已經(jīng)更新了他們的工具以支持 FinFlex,并且在單個 SoC 中,您甚至可以混合使用fin block選項。沿著時序關(guān)鍵路徑,您可以使用高fin單元,而非關(guān)鍵路徑單元可以是低fin。作為進程縮放優(yōu)勢的示例,Lu 展示了一個 ARM Cortex-A72 CPU,在 N7 中實現(xiàn),具有 2 個fin,N5 具有 2 個fin,最后是 N3E 具有 2-1 個fin:

41082824-6f02-11ed-8abf-dac502259ad0.jpg

N3E 的 IP 單元來自多家供應商:TSMC、Synopsys、Silicon Creations、Analog Bits、eMemory、Cadence、Alphawave、GUC、Credo。IP 準備狀態(tài)分為三種狀態(tài):硅報告準備就緒、硅前設計套件準備就緒和開發(fā)中。

4126527c-6f02-11ed-8abf-dac502259ad0.jpg

在 TSMC,他們的模擬 IP 使用結(jié)構(gòu)化程度更高的規(guī)則布局,這會產(chǎn)生更高的產(chǎn)量,并讓 EDA 工具自動化模擬流程以提高生產(chǎn)力。TSMC 模擬單元具有均勻的多晶硅和氧化物密度,有助于提高良率。他們的模擬遷移流程、自動晶體管大小調(diào)整和匹配驅(qū)動的布局布線支持使用 Cadence 和 Synopsys 工具實現(xiàn)設計流程自動化。

4139ed96-6f02-11ed-8abf-dac502259ad0.jpg

模擬單元可以通過以下步驟進行移植:原理圖移植、電路優(yōu)化、自動布局和自動布線。例如,使用他們的模擬遷移流程將 VCO 單元從 N4 遷移到 N3E 需要 20 天,而手動方法需要 50 天,快了大約 2.5 倍。

臺積電需要考慮三種類型的封裝,分別是二維封裝(InFO_oS、InFO_PoP)2.5D封裝(CoWoS)和3D封裝(SoIC和InFO-3D)

3DFabric 中有八種包裝選擇:

4151e50e-6f02-11ed-8abf-dac502259ad0.jpg

最近使用 SoIC 封裝的一個例子是 AMD EPYC 處理器,這是一種數(shù)據(jù)中心 CPU,它的互連密度比 2D 封裝提高了 200 倍,比傳統(tǒng) 3D 堆疊提高了 15 倍,CPU 性能提高了 50-80%。

3D IC 設計復雜性通過 3Dblox 解決,這是一種使用通用語言實現(xiàn) EDA 工具互操作性的方法,涵蓋物理架構(gòu)和邏輯連接。四大 EDA 供應商(Synopsys、Cadence、Siemens、Ansys)通過完成一系列五個測試用例,為 3Dblox 方法準備了工具:CoWoS-S、InFO-3D、SoIC、CoWoS-L 1、CoWoS-L 2。

臺積電通過與以下領(lǐng)域的供應商合作創(chuàng)建了 3DFabric 聯(lián)盟:IP、EDA、設計中心聯(lián)盟 (DCA)、云、價值鏈聯(lián)盟 (VCA)、內(nèi)存、OSAT、基板、測試。對于內(nèi)存集成,臺積電與美光、三星內(nèi)存和 SK 海力士合作,以實現(xiàn) CoWoS 和 HBM 集成。EDA測試廠商包括:Cadence、西門子EDA和Synopsys。IC測試供應商包括:Advantest和Teradyne。

AMD、AWS 和 NVIDIA 等半導體設計公司正在使用 3DFabric 聯(lián)盟,隨著 2D、2.5D 和 3D 封裝的使用吸引了更多的產(chǎn)品創(chuàng)意,這個數(shù)字只會隨著時間的推移而增加。臺積電擁有世界一流的DTCO工程團隊,國際競爭足以讓他們不斷創(chuàng)新新業(yè)務。數(shù)字、模擬和汽車細分市場將受益于臺積電在 FinFlex 上宣布的技術(shù)路線圖選擇。3D 芯片設計得到 3DFabric 聯(lián)盟中聚集的團隊合作的支持。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導體
    +關(guān)注

    關(guān)注

    335

    文章

    28918

    瀏覽量

    237935
  • 臺積電
    +關(guān)注

    關(guān)注

    44

    文章

    5755

    瀏覽量

    169807

原文標題:臺積電先進制程和封裝的更多細節(jié)

文章出處:【微信號:wc_ysj,微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Q2凈利潤3982.7億新臺幣 暴增60% 創(chuàng)歷史新高

    在第二季度毛利率達到58.6%;營業(yè)利潤率為49.6%,凈利率為42.7%。 在2025年第二季度,3納米制程出貨占晶圓總收入的24
    的頭像 發(fā)表于 07-17 15:27 ?366次閱讀

    先進制程漲價,最高或達30%!

    %,最高可能提高30%。 ? 今年1月初也傳出過漲價消息,將針對3nm、5nm等先進制程技術(shù)進行價格調(diào)整,漲幅預計在3%到8%之間,特別是AI相關(guān)高
    發(fā)表于 05-22 01:09 ?1037次閱讀

    最大先進封裝廠AP8進機

    。改造完成后AP8 廠將是目前最大的先進封裝廠,面積約是此前 AP5 廠的四倍,無塵室
    的頭像 發(fā)表于 04-07 17:48 ?1366次閱讀

    加速美國先進制程落地

    近日,在美國舉行了首季董事會,并對外透露了其在美國的擴產(chǎn)計劃。董事長魏哲家在會上表示
    的頭像 發(fā)表于 02-14 09:58 ?541次閱讀

    或?qū)⒃谂_南建六座先進晶圓廠

    據(jù)業(yè)內(nèi)傳聞,計劃在臺南沙侖建設其最先進的1nm制程晶圓廠,并規(guī)劃打造一座超大型晶圓廠(Giga-Fab),可容納六座12英寸生產(chǎn)線。這
    的頭像 發(fā)表于 02-06 17:56 ?637次閱讀

    擴大先進封裝設施,南科等地將增建新廠

    為了滿足市場上對先進封裝技術(shù)的強勁需求,正在加速推進其CoWoS(Chip-on-Wafer-on-Substrate)等
    的頭像 發(fā)表于 01-23 10:18 ?518次閱讀

    拒絕代工,三星芯片制造突圍的關(guān)鍵在先進封裝?

    ? 電子發(fā)燒友網(wǎng)報道(文/吳子鵬)根據(jù)相關(guān)媒體報道,拒絕為三星Exynos處理器提供代工服務,理由是
    的頭像 發(fā)表于 01-20 08:44 ?2822次閱讀
    被<b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>電</b>拒絕代工,三星芯片制造突圍的關(guān)鍵在<b class='flag-5'>先進</b><b class='flag-5'>封裝</b>?

    美國芯片量產(chǎn)!臺灣對先進制程放行?

    來源:半導體前線 在美國廠的4nm芯片已經(jīng)開始量產(chǎn),而中國臺灣也有意不再對臺先進制程
    的頭像 發(fā)表于 01-14 10:53 ?640次閱讀

    消息稱3nm、5nm和CoWoS工藝漲價,即日起效!

    )計劃從2025年1月起對3nm、5nm先進制程和CoWoS封裝工藝進行價格調(diào)整。 先進制程2025年喊漲,最高漲幅20% 其中,對3nm、5nm等先進制程技術(shù)訂單漲價,漲幅在3%到8
    的頭像 發(fā)表于 01-03 10:35 ?660次閱讀

    先進封裝大擴產(chǎn),CoWoS制程成擴充主力

    的進一步擴充,先進封裝領(lǐng)域的布局正加速推進。 據(jù)悉,CoWoS制程
    的頭像 發(fā)表于 01-02 14:51 ?638次閱讀

    2025年起調(diào)整工藝定價策略

    近日,據(jù)臺灣媒體報道,隨著AI領(lǐng)域?qū)?b class='flag-5'>先進制程與封裝產(chǎn)能的需求日益旺盛,計劃從2025年1月起,針對其3nm、5nm以及
    的頭像 發(fā)表于 12-31 14:40 ?789次閱讀

    消息稱完成CPO與先進封裝技術(shù)整合,預計明年有望送樣

    12月30日,據(jù)臺灣經(jīng)濟日報消息稱,近期完成CPO與半導體先進封裝技術(shù)整合,其與博通共同開發(fā)合作的CPO關(guān)鍵技術(shù)微環(huán)形光調(diào)節(jié)器(MRM
    的頭像 發(fā)表于 12-31 11:15 ?477次閱讀

    聯(lián)獲得高通高性能計算先進封裝大單

    半客制化的Oryon架構(gòu)核心,委托進行先進制程的量產(chǎn)。然而,在晶圓封裝環(huán)節(jié),高通選擇了聯(lián)
    的頭像 發(fā)表于 12-20 14:54 ?663次閱讀

    蘋果加速M5芯片研發(fā),爭奪AI PC市場,先進制程訂單激增

    在蘋果即將發(fā)布搭載其自研M4芯片的新產(chǎn)品之際,業(yè)界又有消息稱,蘋果已著手開發(fā)下一代M5芯片,旨在在這場AI PC領(lǐng)域的競爭中,憑借其更強大的Arm架構(gòu)處理器占據(jù)先機。據(jù)悉,M5芯片將繼續(xù)采用的3nm
    的頭像 發(fā)表于 10-29 13:57 ?1009次閱讀

    先進封裝產(chǎn)能加速擴張

    作為晶圓代工領(lǐng)域的領(lǐng)頭羊,正加速其產(chǎn)能擴張步伐,以應對日益增長的人工智能市場需求。據(jù)摩根士丹利最新發(fā)布的投資報告“高資本支出與持續(xù)性的成長”顯示,
    的頭像 發(fā)表于 09-27 16:45 ?896次閱讀