一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx跨時(shí)鐘域時(shí)序約束

FPGA開發(fā)之路 ? 來源:FPGA開發(fā)之路 ? 作者:FPGA_Developer ? 2022-12-12 09:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在 Xilinx CDC 設(shè)計(jì)中, 我們一般用到以下幾種時(shí)序約束:

set_clock_groups -asynchronous

set_false_path

set_max_delay -datapath_only

set_bus_skew

set_clock_groups -asynchronous

這個(gè)命令指定clock之間是異步關(guān)系,時(shí)序分析時(shí)會(huì)完全ignore這些clock之間的path。

值得注意的是,set_clock_groups 相比于其他的 timing exceptions 有更高的優(yōu)先級(jí)。如果你還是需要約束或者報(bào)告某些CDC path,是不能用 set_clock_groups 的。

set_false_path

這個(gè)命令指定相應(yīng)的path在時(shí)序分析時(shí)可以被ignore。經(jīng)過同步器同步的CDC path一般可以施加set_false_path約束。更general一些,我們認(rèn)為不需要時(shí)序約束的path都可以用這個(gè)命令。

set_max_delay -datapath_only

set_max_delay可以約束一條path的最大delay。-datapath_only可以指定在分析該path的timing slack時(shí)不考慮clock skew。因?yàn)楫惒?a href="http://www.www27dydycom.cn/tags/時(shí)鐘/" target="_blank">時(shí)鐘是無法知道準(zhǔn)確的clock skew的,所以我們用 set_max_delay 來約束cdc path時(shí)一般要加 -datapath_only。Setup time仍然是會(huì)被考慮的,所以 required time = max_delay + setup_time。

值得注意的是,當(dāng)我們加了 -datapath_only,該path的hold time檢查會(huì)被ignore。另外set_min_delay 是不支持 -datapath_only的。

set_bus_skew

這個(gè)命令用來約束多條cdc path之間最大的time difference,這里的bus指的是多條cdc path而不是我們常說的總線。

set_bus_skew應(yīng)用的一個(gè)典型例子是異步FIFO中的格雷碼。在異步FIFO的設(shè)計(jì)中用到格雷碼,是為了使得跨時(shí)鐘域時(shí)只有一個(gè)bit發(fā)生跳變。但是如果多位格雷碼信號(hào)的cdc path之間的skew很大,則可能出現(xiàn)在跨時(shí)鐘域時(shí)多位bit跳變的情況。比如我們使用格雷碼00->01->11->10,假入bit 0的delay比bit 1的delay大過一個(gè)dest clock 時(shí)鐘周期,那么在dest clock 端,可能會(huì)看到00直接跳變到11。因此我們希望通過set_bus_skew來約束多位格雷碼信號(hào),使其skew小于一個(gè) dest clock period。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2185

    瀏覽量

    125355
  • CDC
    CDC
    +關(guān)注

    關(guān)注

    0

    文章

    57

    瀏覽量

    18221
  • 時(shí)序約束
    +關(guān)注

    關(guān)注

    1

    文章

    118

    瀏覽量

    13683

原文標(biāo)題:Xilinx 跨時(shí)鐘域時(shí)序約束

文章出處:【微信號(hào):FPGA開發(fā)之路,微信公眾號(hào):FPGA開發(fā)之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    vivado約束案例:時(shí)鐘路徑分析報(bào)告

    時(shí)鐘路徑分析報(bào)告分析從一個(gè)時(shí)鐘(源時(shí)鐘)跨越到另一個(gè)時(shí)
    的頭像 發(fā)表于 11-27 11:11 ?6242次閱讀
    vivado<b class='flag-5'>約束</b>案例:<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>路徑分析報(bào)告

    FPGA時(shí)序約束之衍生時(shí)鐘約束時(shí)鐘分組約束

    在FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘
    發(fā)表于 06-12 17:29 ?3425次閱讀

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    寄存器到寄存器約束往往指的是周期約束,周期約束的覆蓋范圍包括: 覆蓋了時(shí)鐘時(shí)序要求 覆蓋了
    發(fā)表于 04-12 17:39

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    對(duì)數(shù)據(jù)的成功獲取。Xilinx約束系統(tǒng)允許設(shè)計(jì)者在不需考慮源和目的時(shí)鐘頻率、相位的情況下約束數(shù)據(jù)路徑的最大延時(shí)。 異步時(shí)鐘
    發(fā)表于 05-06 15:51

    時(shí)鐘時(shí)鐘約束介紹

    ->Core Cock Setup:pll_c0為(Latch Clock) 這兩個(gè)是時(shí)鐘時(shí)鐘,于是根據(jù)文中總結(jié):對(duì)于
    發(fā)表于 07-03 11:59

    時(shí)序約束時(shí)鐘約束

    vivado默認(rèn)計(jì)算所有時(shí)鐘之間的路徑,通過set_clock_groups命令可禁止在所標(biāo)識(shí)的時(shí)鐘組之間以及一個(gè)時(shí)鐘組內(nèi)的時(shí)鐘進(jìn)行時(shí)序分析
    發(fā)表于 09-21 12:40

    調(diào)試FPGA時(shí)鐘信號(hào)的經(jīng)驗(yàn)總結(jié)

    1、時(shí)鐘信號(hào)的約束寫法  問題一:沒有對(duì)設(shè)計(jì)進(jìn)行全面的約束導(dǎo)致綜合結(jié)果異常,比如沒有設(shè)置異步時(shí)鐘
    發(fā)表于 11-15 14:47

    時(shí)鐘信號(hào)的幾種同步方法研究

    時(shí)鐘信號(hào)的同步方法應(yīng)根據(jù)源時(shí)鐘與目標(biāo)時(shí)鐘的相位關(guān)系、該信號(hào)的時(shí)間寬度和多個(gè)
    發(fā)表于 05-09 15:21 ?63次下載
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>信號(hào)的幾種同步方法研究

    Xilinx時(shí)序約束設(shè)計(jì)

    Xilinx時(shí)序約束設(shè)計(jì),有需要的下來看看
    發(fā)表于 05-10 11:24 ?18次下載

    Xilinx時(shí)序約束培訓(xùn)教材

    FPGA學(xué)習(xí)資料教程之Xilinx時(shí)序約束培訓(xùn)教材
    發(fā)表于 09-01 15:27 ?0次下載

    xilinx時(shí)序分析及約束

    詳細(xì)講解了xilinx時(shí)序約束實(shí)現(xiàn)方法和意義。包括:初級(jí)時(shí)鐘,衍生時(shí)鐘,異步時(shí)終,多時(shí)終周期
    發(fā)表于 01-25 09:53 ?6次下載

    Xilinx時(shí)序設(shè)計(jì)與約束資料詳細(xì)說明

    本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx時(shí)序設(shè)計(jì)與約束資料詳細(xì)說明。
    發(fā)表于 01-14 16:26 ?34次下載

    時(shí)鐘電路設(shè)計(jì)總結(jié)

    時(shí)鐘操作包括同步時(shí)鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?1021次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>電路設(shè)計(jì)總結(jié)

    CDC時(shí)鐘處理及相應(yīng)的時(shí)序約束

    CDC(Clock Domain Conversion)時(shí)鐘分單bit和多bit傳輸
    的頭像 發(fā)表于 06-21 14:59 ?2342次閱讀

    FPGA時(shí)序約束之設(shè)置時(shí)鐘

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或f
    的頭像 發(fā)表于 04-23 09:50 ?468次閱讀
    FPGA<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>之設(shè)置<b class='flag-5'>時(shí)鐘</b>組