一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

跨時(shí)鐘域電路設(shè)計(jì)總結(jié)

FPGA技術(shù)驛站 ? 來(lái)源:FPGA技術(shù)驛站 ? 2023-05-18 09:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

時(shí)鐘域操作包括同步跨時(shí)鐘域操作和異步跨時(shí)鐘域操作。同步跨時(shí)鐘域意味著發(fā)送時(shí)鐘和接收時(shí)鐘是同步的,比如兩個(gè)時(shí)鐘是同一個(gè)MMCM生成的,在這種情況下,這兩個(gè)時(shí)鐘有明確的相位關(guān)系。

所以,同步跨時(shí)鐘域操作重要的是做好約束。無(wú)論是從快時(shí)鐘域到慢時(shí)鐘域還是從慢時(shí)鐘域到快時(shí)鐘域,都可以通過(guò)多周期路徑約束實(shí)現(xiàn),同時(shí)還要注意時(shí)鐘偏移對(duì)跨時(shí)鐘域路徑時(shí)序的影響。

對(duì)于異步跨時(shí)鐘域操作,由于發(fā)送時(shí)鐘和接收時(shí)鐘是異步的,也就是兩者不存在明確的相位關(guān)系,這時(shí)既要從硬件電路上保證設(shè)計(jì)是安全的,又要從約束層面確保數(shù)據(jù)被穩(wěn)定接收。

根據(jù)數(shù)據(jù)位寬可分為兩種情形:?jiǎn)挝粚?a target="_blank">信號(hào)跨時(shí)鐘域和多位寬信號(hào)跨時(shí)鐘域。此時(shí),可使用XPM_CDC,具體使用哪個(gè)模塊,可參考如下兩個(gè)流程。

5dc49c34-f519-11ed-90ce-dac502259ad0.png

5dd43626-f519-11ed-90ce-dac502259ad0.png






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • CDC
    CDC
    +關(guān)注

    關(guān)注

    0

    文章

    57

    瀏覽量

    18170
  • XPM
    XPM
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8800

原文標(biāo)題:跨時(shí)鐘域電路設(shè)計(jì)(8):總結(jié)

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    關(guān)于時(shí)鐘信號(hào)的處理方法

    我在知乎看到了多bit信號(hào)時(shí)鐘的問(wèn)題,于是整理了一下自己對(duì)于時(shí)鐘信號(hào)的處理方法。
    的頭像 發(fā)表于 10-09 10:44 ?7077次閱讀

    時(shí)鐘的解決方案

    在很久之前便陸續(xù)談過(guò)亞穩(wěn)態(tài),F(xiàn)IFO,復(fù)位的設(shè)計(jì)。本次亦安做一個(gè)簡(jiǎn)單的總結(jié),從宏觀上給大家展示時(shí)鐘的解決方案。
    的頭像 發(fā)表于 01-08 09:42 ?1229次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的解決方案

    FPGA時(shí)鐘處理簡(jiǎn)介

    (10)FPGA時(shí)鐘處理1.1 目錄1)目錄2)FPGA簡(jiǎn)介3)Verilog HDL簡(jiǎn)介4)FPGA時(shí)鐘
    發(fā)表于 02-23 07:47

    cdc路徑方案幫您解決時(shí)鐘難題

    這一章介紹一下CDC也就是時(shí)鐘可能存在的一些問(wèn)題以及基本的時(shí)鐘處理方法。
    的頭像 發(fā)表于 11-30 06:29 ?7568次閱讀
    cdc路徑方案幫您解決<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>難題

    電路的角度出發(fā),提出了一種新的SOC時(shí)鐘同步電路設(shè)計(jì)的方法

    針對(duì)當(dāng)前SOC內(nèi)部時(shí)鐘越來(lái)越復(fù)雜、接口越來(lái)越多以及亞穩(wěn)態(tài)、漏信號(hào)等常見(jiàn)的各種問(wèn)題,分析了以往的優(yōu)化方法的優(yōu)缺點(diǎn),然后從電路的角度出發(fā),提出了一種新的SOC時(shí)鐘
    的頭像 發(fā)表于 02-09 14:30 ?6890次閱讀
    從<b class='flag-5'>電路</b>的角度出發(fā),提出了一種新的SOC<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>同步<b class='flag-5'>電路設(shè)計(jì)</b>的方法

    如何利用FPGA設(shè)計(jì)一個(gè)時(shí)鐘的同步策略?

    帶來(lái)的亞穩(wěn)態(tài)、采樣丟失、潛在邏輯錯(cuò)誤等等一系列問(wèn)題處理不當(dāng),將導(dǎo)致系統(tǒng)無(wú)法運(yùn)行。本文總結(jié)出了幾種同步策略來(lái)解決時(shí)鐘問(wèn)題。
    的頭像 發(fā)表于 09-01 08:29 ?5749次閱讀
    如何利用FPGA設(shè)計(jì)一個(gè)<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的同步策略?

    關(guān)于FPGA中時(shí)鐘的問(wèn)題分析

    時(shí)鐘問(wèn)題(CDC,Clock Domain Crossing )是多時(shí)鐘設(shè)計(jì)中的常見(jiàn)現(xiàn)象。在FPGA領(lǐng)域,互動(dòng)的異步時(shí)鐘
    發(fā)表于 08-19 14:52 ?3647次閱讀

    關(guān)于時(shí)鐘的詳細(xì)解答

    每一個(gè)做數(shù)字邏輯的都繞不開(kāi)時(shí)鐘處理,談一談SpinalHDL里用于時(shí)鐘處理的一些手段方法
    的頭像 發(fā)表于 04-27 10:52 ?4590次閱讀
    關(guān)于<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的詳細(xì)解答

    時(shí)鐘電路設(shè)計(jì):多位寬數(shù)據(jù)通過(guò)FIFO時(shí)鐘

    FIFO是實(shí)現(xiàn)多位寬數(shù)據(jù)的異步時(shí)鐘操作的常用方法,相比于握手方式,F(xiàn)IFO一方面允許發(fā)送端在每個(gè)時(shí)鐘周期都發(fā)送數(shù)據(jù),另一方面還可以對(duì)數(shù)據(jù)進(jìn)行緩存。需要注意的是對(duì)FIFO控制信號(hào)的管
    的頭像 發(fā)表于 05-11 14:01 ?3801次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>:多位寬數(shù)據(jù)通過(guò)FIFO<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>

    FPGA時(shí)鐘處理方法(一)

    時(shí)鐘是FPGA設(shè)計(jì)中最容易出錯(cuò)的設(shè)計(jì)模塊,而且一旦時(shí)鐘出現(xiàn)問(wèn)題,定位排查會(huì)非常困難,因?yàn)?/div>
    的頭像 發(fā)表于 05-25 15:06 ?2479次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理方法(一)

    FPGA時(shí)鐘處理方法(二)

    上一篇文章已經(jīng)講過(guò)了單bit時(shí)鐘的處理方法,這次解說(shuō)一下多bit的時(shí)鐘方法。
    的頭像 發(fā)表于 05-25 15:07 ?1295次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>處理方法(二)

    時(shí)鐘電路設(shè)計(jì)—單比特信號(hào)傳輸

    時(shí)鐘(CDC)的應(yīng)從對(duì)亞穩(wěn)定性和同步性的基本了解開(kāi)始。
    的頭像 發(fā)表于 06-27 14:25 ?1465次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>—單比特信號(hào)傳輸

    時(shí)鐘電路設(shè)計(jì):?jiǎn)挝粚捫盘?hào)如何時(shí)鐘

    單位寬(Single bit)信號(hào)即該信號(hào)的位寬為1,通??刂菩盘?hào)居多。對(duì)于此類信號(hào),如需時(shí)鐘可直接使用xpm_cdc_single,如下圖代碼所示。參數(shù)DEST_SYNC_FF決定了級(jí)聯(lián)觸發(fā)器
    的頭像 發(fā)表于 08-16 09:53 ?1700次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計(jì)</b>:?jiǎn)挝粚捫盘?hào)如何<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>

    fpga時(shí)鐘通信時(shí),慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過(guò)來(lái)的數(shù)據(jù)?

    時(shí),由于時(shí)鐘頻率不同,所以可能會(huì)產(chǎn)生元件的不穩(wěn)定情況,導(dǎo)致傳輸數(shù)據(jù)的錯(cuò)誤。此時(shí)我們需要采取一些特殊的措施,來(lái)保證時(shí)鐘傳輸?shù)恼_性。 FPGA
    的頭像 發(fā)表于 10-18 15:23 ?1424次閱讀

    如何處理時(shí)鐘這些基礎(chǔ)問(wèn)題

    對(duì)于數(shù)字設(shè)計(jì)人員來(lái)講,只要信號(hào)從一個(gè)時(shí)鐘跨越到另一個(gè)時(shí)鐘,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“時(shí)鐘
    發(fā)表于 01-08 09:39 ?952次閱讀
    如何處理<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>這些基礎(chǔ)問(wèn)題