WAYON維安ESD&EOS產(chǎn)品特性簡(jiǎn)析，幫你避開保護(hù)盲區(qū)，方案設(shè)計(jì)代理商KOYUELEC光與電子提供服務(wù)

科技產(chǎn)品永遠(yuǎn)不缺天馬行空的想象，設(shè)計(jì)師們腦洞大開，創(chuàng)造了各種既炫酷又實(shí)用的高科技電子產(chǎn)品，讓我們的生活更加便利和有趣。因此，創(chuàng)新是電子行業(yè)經(jīng)久不衰的長(zhǎng)期邏輯根基，而這背后支撐創(chuàng)新的引擎的則是半導(dǎo)體產(chǎn)業(yè)的頻繁迭代和工藝技術(shù)升級(jí)。

其實(shí)，半導(dǎo)體產(chǎn)品技術(shù)、工藝的升級(jí)就是在同樣的硅片上堆積更多的電子元器件，用以實(shí)現(xiàn)產(chǎn)品的體積更小、功耗更小，功能更強(qiáng)大?？梢钥吹?，隨著數(shù)據(jù)速率不斷提升、系統(tǒng)芯片計(jì)算能力日益強(qiáng)大、IC微型化以及有限空間中有多種電源要求，組件和系統(tǒng)對(duì)ESD也愈加敏感。半導(dǎo)體工藝小型化趨勢(shì)亦會(huì)導(dǎo)致ESD風(fēng)險(xiǎn)增加，因?yàn)檩^小的電壓會(huì)損壞較薄的柵極氧化層。盡管面臨這些挑戰(zhàn)，但好在通過優(yōu)化ESD保護(hù)概念，可以避免或大幅減少ESD造成的損壞或EOS(電氣過應(yīng)力)。

#器件結(jié)構(gòu)簡(jiǎn)述

PART 1.

回顧歷史，早在上世紀(jì)六十年代，人們就開始注意到ESD在電子零件中產(chǎn)生的破壞性，并在包裝材料中增加導(dǎo)電性材料來達(dá)到減弱靜電的生成和積累。時(shí)至今天，ESD&EOS保護(hù)產(chǎn)品已經(jīng)形成體系，并呈現(xiàn)多技術(shù)、多構(gòu)架的特點(diǎn)。從產(chǎn)品工藝布局來看，半導(dǎo)體器件有橫向和縱向布局;從技術(shù)平臺(tái)來看，半導(dǎo)體器件有常規(guī)PN結(jié)結(jié)構(gòu)、小驟回結(jié)構(gòu)(shallow snapback)和大驟回結(jié)構(gòu)(deep snapback)。

圖1 常規(guī)PN結(jié)結(jié)構(gòu)

圖2 小驟回結(jié)構(gòu)

圖3 大驟回結(jié)構(gòu)

作為一家深耕保護(hù)器件領(lǐng)域20多年的廠商，維安已經(jīng)完全掌握了上述所有工藝技術(shù)平臺(tái)。常規(guī)結(jié)構(gòu)在同樣的工作電壓條件下?lián)舸╇妷焊?，啟?dòng)更快;而驟回結(jié)構(gòu)在同樣的工作電壓條件下鉗位電壓更低。

基于不同工藝平臺(tái)的產(chǎn)品都有其特定的優(yōu)勢(shì)，如何才能讓客戶根據(jù)自己的實(shí)際應(yīng)用選擇一款最適合自己的產(chǎn)品呢?

#理論簡(jiǎn)析

PART 2.

IEC61000-4-2標(biāo)準(zhǔn)波形圖模擬了電路使用環(huán)境中遇到的ESD&EOS，從該圖進(jìn)行分析，似乎第一尖峰和第二尖峰都有損壞后端IC的可能。

第一尖峰時(shí)間短，但是電壓高;第二尖峰電壓低，但是時(shí)間長(zhǎng)(為了便于理解，這里直接采用標(biāo)準(zhǔn)中的電流波形乘以固定阻抗來類比，實(shí)際條件下電壓會(huì)更復(fù)雜)。而ESD&EOS保護(hù)器件可在泄放浪涌電流的同時(shí)將電壓鉗位，使得后段IC僅需承受鉗位電壓而不至于損壞。

圖4 IEC61000-4-2電流波形

圖5 IEC61000-4-5電流波形

圖6 EOS保護(hù)器件鉗位電壓波形圖

對(duì)于集成度越來越高的IC電路，其硅氧化層介質(zhì)層的絕緣性能是抗ESD&EOS能力的關(guān)鍵。首先，用泊松方程來簡(jiǎn)單分析一下IC I/O端口介質(zhì)層的物理擊穿特性。

φ代表電勢(shì)(單位為伏特)， ρ是電荷體密度(單位為庫侖/立方米)，而ε0是真空電容率(單位為法拉/米)。

以泊松方程和電流方程得到介質(zhì)表面俘獲空穴電荷密度隨時(shí)間變化的物理方程(注1)：

從方程中可以看到，積累在介質(zhì)表面(以氧化層為例)的電荷除了與時(shí)間τ有關(guān)系外，還與外加電場(chǎng)E有關(guān)系?？紤]到IC I/O會(huì)受到外界的電壓是非恒定的，時(shí)間單位可能是ns、us甚至是ms，所以電場(chǎng)E也是非恒定的。取HBM ESD脈沖條件下的氧化層俘獲空穴密度，經(jīng)過推導(dǎo)和計(jì)算得出：

當(dāng)氧化層俘獲空穴密度達(dá)到臨界值時(shí)介質(zhì)層發(fā)生擊穿。從上式簡(jiǎn)單分析可知，發(fā)生擊穿的臨界值與所加電場(chǎng)強(qiáng)度、氧化層厚度tox和時(shí)間均有關(guān)系。

結(jié)束理論分析，我們得出，IC I/O端口在遭受外界能量時(shí)，有諸多不確定因素導(dǎo)致其損壞擊穿。但是研發(fā)工程師在進(jìn)行實(shí)際設(shè)計(jì)的時(shí)候，很難進(jìn)行理論計(jì)算，也幾乎沒有芯片供應(yīng)商會(huì)在IC規(guī)格書中詳細(xì)注明其浪涌耐受能力和芯片制程等信息。

從通信端口的發(fā)展來看，最早出現(xiàn)的低速通信線電壓幅值都比較高，端口耐壓也相對(duì)較高;從保護(hù)的角度來看，端口的高耐壓可以容忍較高的鉗位電壓;從通信速率看，低的通信速率可以接受的較大寄生電容。

綜合上述兩點(diǎn)，保護(hù)器件的鉗位電壓在一定范圍內(nèi)數(shù)值高低對(duì)保護(hù)效果影響不是很大，有很充裕的可選擇性。隨著通信速率的提高，信號(hào)線幅值和端口耐壓在不斷降低，對(duì)保護(hù)器件提出了新的挑戰(zhàn)，一方面要求相同測(cè)試條件下的鉗位電壓要更低，還要做到超低的寄生電容，傳統(tǒng)結(jié)構(gòu)的器件已經(jīng)不再滿足客戶的需求。

如HDMI端口接口芯片的耐壓低，且不同廠家的耐壓值也不同，要保證都測(cè)試通過，就要求保護(hù)器件兼容最低耐壓，在工程應(yīng)用中也存在著走線過長(zhǎng)、接地不穩(wěn)定等引起的μs級(jí)別甚至ms級(jí)別的高能量破壞性波形引入，驟回結(jié)構(gòu)應(yīng)用而生。

驟回結(jié)構(gòu)可以做到低電容、高耐壓且鉗位電壓非常低，超低電容在高速通信中不會(huì)對(duì)信號(hào)有較大的影響，高耐壓可以避免誤動(dòng)作，鉗位電壓低可以有效保護(hù)在ESD打擊下被保護(hù)器件不需要耐受過高的電壓。從客戶角度出發(fā)可以相對(duì)完美地解決低電容、低鉗位電壓的應(yīng)用需求。

維安通過在實(shí)際應(yīng)用和方案整改過程不斷的歸納，總結(jié)出如下應(yīng)用要點(diǎn)：

常規(guī)結(jié)構(gòu)

幾乎適用于所有的端口保護(hù)，具體參數(shù)與被保護(hù)的端口電特性相關(guān)聯(lián)。但是對(duì)于一些耐壓差的器件，可能會(huì)有測(cè)試失敗的情況。

小驟回結(jié)構(gòu)

適用于信號(hào)端口和部分較差工藝制程的電源IC接口。較常規(guī)結(jié)構(gòu)相同測(cè)試條件下具有更低的鉗位電壓。選型需要注意VBO、IH和VH參數(shù)，防止浪涌電壓小于VBO時(shí)的保護(hù)盲區(qū)和VH低于電源波動(dòng)高電壓時(shí)出現(xiàn)的閂鎖。

大驟回結(jié)構(gòu)

適用于高工藝制程的高速信號(hào)接口，具有超低電容和鉗位電壓，對(duì)耐壓敏感型接口具有很好的保護(hù)作用，對(duì)電流源驅(qū)動(dòng)型端口不建議使用。對(duì)于此類器件，關(guān)注參數(shù)較多，選型須慎重，可能會(huì)帶來端口閂鎖或失效。

#具體案例分析

PART 3.

某客戶需要在信號(hào)端口進(jìn)行EOS測(cè)試和ESD測(cè)試。客戶同時(shí)選取了A廠家的小驟回性器件α和維安公司的器件β。

規(guī)格書數(shù)據(jù)如下：

TLP曲線：

圖7 器件α TLP曲線

圖8 器件β TLP曲線

從規(guī)格書的部分參數(shù)可以得出，兩家產(chǎn)品的性能比較接近，主要是結(jié)構(gòu)不同。測(cè)試結(jié)果如下：

α器件能通過浪涌等級(jí)20V，但是在從8V開始的步進(jìn)測(cè)試中，12V和14V卻出現(xiàn)了后端IC失效的結(jié)果，當(dāng)浪涌電壓更高時(shí)，器件又起到了保護(hù)的作用;而β卻能通過整個(gè)浪涌等級(jí)的測(cè)試。從器件規(guī)格書對(duì)比來看，α的VC比β要好。通過示波器抓取電壓得到如下波形：

圖9 器件鉗位后的電壓波形(紅色α，綠色β)

從波形可以看出，紅色陰影S紅和綠色陰影S綠部分是兩個(gè)器件的能量分布差異;α器件在12V附近的電壓條件下，其由于促使器件trigger的打開時(shí)間偏長(zhǎng)甚至是未打開，而后端的IC卻無法承受施加的浪涌能量，導(dǎo)致后端IC失效。反觀β器件，只要浪涌電壓超過器件的擊穿電壓，器件就會(huì)動(dòng)作，并迅速鉗位電壓，來達(dá)到保護(hù)后端IC的目的。

對(duì)于有經(jīng)驗(yàn)的測(cè)試和研發(fā)人員來說，當(dāng)外部施加的EOS浪涌更高時(shí)，比如16V以上，這時(shí)驟回結(jié)構(gòu)的優(yōu)點(diǎn)開始凸顯，鉗位效果也會(huì)更好。但是作為設(shè)備的可靠性保護(hù)，其保護(hù)范圍是一定要保護(hù)等級(jí)定義下的全浪涌范圍的保護(hù)，而不是有一個(gè)保護(hù)盲區(qū)。

#總結(jié)

PART 4.

不同結(jié)構(gòu)的TVS器件在保護(hù)后端設(shè)備時(shí)，呈現(xiàn)的結(jié)果并不是確定性的。除了器件本身的參數(shù)，研發(fā)人員在進(jìn)行保護(hù)方案設(shè)計(jì)的時(shí)候需要清楚自己產(chǎn)品的特點(diǎn)，可能所遭受的環(huán)境能量估算和對(duì)保護(hù)器件的大致選擇，以達(dá)到最好的產(chǎn)品保護(hù)的目的。

目前業(yè)內(nèi)大部分廠家都是直接給推薦電路，直接告訴設(shè)計(jì)者答案選擇哪個(gè)器件，卻很少對(duì)選型過程提供理論推斷、計(jì)算。大部分電子工程師針對(duì)ESD&EOS選型時(shí)，老人憑經(jīng)驗(yàn)，新人憑參考，一旦更換廠家或者更換測(cè)試條件，就無從下手了。

維安依托優(yōu)秀的FAE技術(shù)團(tuán)隊(duì)和完善的EMC實(shí)驗(yàn)室可進(jìn)行方案設(shè)計(jì)、優(yōu)化和整改，高質(zhì)量的服務(wù)客戶，為客戶的產(chǎn)品提供強(qiáng)有力的保護(hù)。

審核編輯：湯梓紅