任何一個(gè)電子元件，不論是一個(gè)三極管還是一個(gè)集成電路（Integrated Circuit, IC），想要使用它，都需要把它連入電路里。一個(gè)三極管，只需要在源極、漏極、柵極引出三根線就可以了，然而對(duì)于擁有上百或上千個(gè)引腳的超大規(guī)模集成電路 （Very Large Scale Integration Circuit, VLSI）來說，靠這種類似于手動(dòng)把連線插到面包板的過程是不可能的。直接把IC連接到 （未經(jīng)封裝的集成電路本體，裸片，Die）電路中也是不可能實(shí)現(xiàn)的，因?yàn)槁闫瑯O容易收到外界的溫度、雜質(zhì)和外力的影響，非常容易遭到破壞而失效。

所以電子封裝的主要目的就是提供芯片與其他電子元器件的互連以實(shí)現(xiàn)電信號(hào)的傳輸，同時(shí)提供保護(hù)，以便于將芯片安裝在電路系統(tǒng)中。

一般的半導(dǎo)體封裝都類似于下面的結(jié)構(gòu)，將裸片安裝到某個(gè)基板上，裸片的引腳通過內(nèi)部連接路徑與基板相連，通過塑封將內(nèi)部封裝好后，基板再通過封裝提供的外部連接路徑與外部電路相連，實(shí)現(xiàn)內(nèi)部芯片與外界的連接，就像上面兩個(gè)圖一樣，裸Die和封裝內(nèi)部復(fù)雜的連接等都埋在里面，封裝好后就是對(duì)外就是一些規(guī)整的引腳了。

不論是多復(fù)雜的封裝，從黑盒的角度來看其實(shí)現(xiàn)的基本功能都是一樣的，最簡單的就是封裝一個(gè)分立器件，給出幾個(gè)引腳；復(fù)雜一點(diǎn)想要封裝具有多個(gè)I/O接口的IC，以及多個(gè)IC一起封裝，在封裝的發(fā)展過程中也發(fā)展出了很多封裝類型和很多技術(shù)，比如扇出技術(shù)、扇入技術(shù)這些。這些概念和縮寫非常多，尤其是當(dāng)談到先進(jìn)封裝（Advanced Packaging）的時(shí)候，為了實(shí)現(xiàn)高密度集成以及快速信號(hào)傳輸這些需求，不得不在每一個(gè)地方都發(fā)展一些新的技術(shù)，很多情況下會(huì)把它們都并入到先進(jìn)封裝技術(shù)里來介紹，這有時(shí)候會(huì)引起一些困惑，這里主要整理一下IC封裝里的互連技術(shù)。在IC封裝種幾種典型的互連技術(shù)包括引線鍵合（Wire Bonding，WB）、載帶自動(dòng)焊（Tape-automated Bonding，TAB）、倒裝芯片（Flip Chip，F(xiàn)C）、晶圓級(jí)封裝（Wafer-Level Packaging，WLP）、以及硅通孔（Through Silicon Via，TSV）。像模塊化設(shè)計(jì)一樣，同一種封裝類型中也可能采用不同的互連技術(shù)，比如常用在手機(jī)芯片里的BGA封裝有引線鍵合形式和倒裝形式，不同的互連技術(shù)也可能同時(shí)出現(xiàn)在一個(gè)復(fù)雜封裝中。

封裝互連技術(shù)

引線鍵合

引線鍵合是最經(jīng)典使用最廣泛的互連技術(shù)，使用金屬線，利用熱、壓力、超聲波能量將金屬引線與基板焊盤緊密焊合，從而實(shí)現(xiàn)芯片與基板間的電氣互連和芯片間的信息互通。

在GaN器件的封裝中，引線鍵合也是最常采用的互連技術(shù)。以GaN HEMTs的某個(gè)典型封裝為例，（Applied thermal engineering 51.1-2 (2013): 20-24.），內(nèi)部裸Die的部分就是連到一起的6組每組10個(gè)finger的GaN晶體管，共計(jì)60個(gè)晶體管構(gòu)成了一個(gè)多柵GaN器件。

通過引線鍵合，把這60個(gè)晶體管的柵極和漏極，統(tǒng)一連接到柵極pad和漏極pad上，這兩個(gè)pad再分別和左右兩邊的引腳相連，源極的部分和中間一整片引腳相連，最后封裝好后對(duì)外界體現(xiàn)出來的，就是一個(gè)三端子的HEMT黑盒，這種長著三個(gè)引腳的封裝形式稱為晶體管外形封裝（Transistor Outline，TO）。

中間的GaN Die部分，就是文章里常說的近結(jié)區(qū)域（Near-junction Region），整個(gè)GaN器件起到作用的部分就是這里。

載帶自動(dòng)焊

從上面的動(dòng)畫里也能看出來，引線鍵合必須對(duì)每一個(gè)觸點(diǎn)分別打線，效率比較低，一個(gè)改進(jìn)的想法就是只操作一次，就能同時(shí)連好所有的線。TAB技術(shù)就是先根據(jù)裸片的I/O接口分布，制作一條特制的載帶，載帶可以被看成是最早的柔性電路，在有機(jī)薄膜上，裸片引腳的對(duì)應(yīng)位置提前加工好金屬比如銅引腳，然后只要把載帶貼到裸片上，一次性就實(shí)現(xiàn)了所有接口的連接。

倒裝芯片

像上面一樣，在標(biāo)準(zhǔn)封裝中，芯片正面朝上貼裝到基板上，通過線來將芯片與基板上對(duì)應(yīng)結(jié)點(diǎn)相連接。相對(duì)地，在倒裝技術(shù)中，不再通過連線實(shí)現(xiàn)裸片和基板的相連，而是將裸片倒過來放置，通過金屬焊球直接實(shí)現(xiàn)連接，這種方案減小了信號(hào)傳輸?shù)木嚯x，提高了信號(hào)傳輸速度。

倒裝對(duì)傳熱也有一定的幫助（Applied Physics Letters* 119.17 (2021): 170501.），傳統(tǒng)封裝是把襯底貼到封裝上，這時(shí)候下部的導(dǎo)熱路徑太長，上部的導(dǎo)熱路徑太短，把裸片倒過來放，讓下面貼到封裝上，把襯底放到上面，下面可以繼續(xù)加一些熱泵或者塞一些高熱導(dǎo)率的填充物把熱點(diǎn)連到擴(kuò)熱板上，上方的襯底也可以換成高熱導(dǎo)率材料，這時(shí)候兩條路徑都可以實(shí)現(xiàn)熱量輸運(yùn)。

晶圓級(jí)封裝

晶圓級(jí)封裝實(shí)際上是一種封裝類型，但是為了互連，封裝中存在重布線層（Redistribution Layer），通過焊球進(jìn)行連接。在潔凈室的IC制造分為兩道工序，前道工序（Front End of Line，F(xiàn)EOL）負(fù)責(zé)形成CMOS晶體管結(jié)構(gòu)，在金屬互連層沉積之前的工序都可歸為FEOL；在晶體管結(jié)構(gòu)加工完畢了，需要進(jìn)行金屬布線來給晶體管進(jìn)行供電并實(shí)現(xiàn)信息交換，這部分屬于后道工序（Back End of Line，BEOL）。在后道工序結(jié)束后，把做好的晶圓交給封測廠，封測廠進(jìn)行晶圓測試，把晶圓切割成單個(gè)芯片，然后再進(jìn)行對(duì)每一個(gè)芯片進(jìn)行單獨(dú)封裝，這部分工序一般稱為（back-end process，or post-fab）。fab就是fabrication的縮寫，IC fabrication，在集成電路領(lǐng)域fab指的就是晶圓廠，post-fab，就是晶圓廠之后的事了。晶圓級(jí)封裝就是在晶圓的狀態(tài)就對(duì)芯片進(jìn)行封裝，封裝好了以后再切割成單個(gè)芯片，保護(hù)層以及對(duì)外的電路連接接口在切割前就已經(jīng)完成。這種封裝方式可以做到幾乎和裸片一樣的封裝尺寸，且由于連線較短，信號(hào)傳輸速度也較高，同時(shí)也能降低工業(yè)成本以及縮短生產(chǎn)周期。

晶圓級(jí)封裝又可以分為扇入型晶圓級(jí)封裝（FIWLP）和扇出型晶圓級(jí)封裝（FOWLP）。裸片上存在IO接口，但是這些IO接口的位置可能不太好，對(duì)于某些復(fù)雜的封裝工藝這些接口可能很難與封裝的接口相連接，于是RDL工藝就誕生了，RDL是一層金屬互連線，與裸片的IO接口相連，重新排布這些IO接口的位置，以便裸片更容易地與載體相連接。

扇入（Fan In，F(xiàn)I）就是在原芯片尺寸內(nèi)部將所需要的IO接口重排布完成，封裝尺寸基本等于芯片尺寸，在IO接口數(shù)量比較小的情況下可以采用這種技術(shù)。而當(dāng)IO接口數(shù)量很大，在現(xiàn)有芯片的尺寸內(nèi)已經(jīng)放不下這些錫球了，就可以扇出（Fan Out，F(xiàn)O）技術(shù)，通過特殊的填充材料人為擴(kuò)大芯片的封裝尺寸，在擴(kuò)充后的整個(gè)范圍內(nèi)走線和排布IO。

FIWLP就是對(duì)晶圓上的每個(gè)芯片做Fan In封裝，F(xiàn)OWLP就是先把整個(gè)晶圓上的不同芯片切下來，然后把他們整體移植到一個(gè)更大的晶圓上，然后對(duì)更大的晶圓做晶圓級(jí)封裝。

硅通孔

想要將很多芯片疊起來，實(shí)現(xiàn)他們之間的互聯(lián)，可以采用下面這個(gè)方案，每一層都通過引線鍵合連到最下面的基板上，通過基板來實(shí)現(xiàn)芯片間的互連。

但是這種方案沒有很好地利用垂直空間，引線太多且比較長，信號(hào)傳輸比較慢。一個(gè)想法就是把堆疊的芯片之間相互垂直聯(lián)通，于是TSV就產(chǎn)生了，把裸片放在硅中介層（Si interposer）上，加工一些列的貫通孔，在孔中沉積銅、鎢等導(dǎo)電物質(zhì)，覆蓋結(jié)構(gòu)的頂部，實(shí)現(xiàn)通過硅通孔的垂直電氣導(dǎo)通，實(shí)現(xiàn)堆疊芯片間的互聯(lián)。TSV的引入使得裸片之間可——+以直接互連，而不需要通過大量的引線在基板上再實(shí)現(xiàn)互連，可以提高更高密度的集成、以及更快的信息傳輸速度。

GaN Hybrid-IC 也有采用TSV來替代打線來構(gòu)造回路（Microw. Opt. Technol. Lett., 59: 1087-1092.）。

結(jié)語

以上本文便是關(guān)于半導(dǎo)體封裝的封裝互聯(lián)技術(shù)中引線鍵合、載帶自動(dòng)焊、倒裝芯片、晶圓級(jí)封裝、硅通孔的介紹講解，希望通過本文能夠?qū)ψx者更全面詳盡地學(xué)習(xí)了解半導(dǎo)體封裝有所幫助。

審核編輯 ：李倩