數(shù)十年來(lái)，為制造工藝制作掩模一直是半導(dǎo)體制造中的重要環(huán)節(jié)。隨著我們轉(zhuǎn)向采用5nm、3nm甚至2nm等更先進(jìn)的工藝節(jié)點(diǎn)，縮短計(jì)算光刻耗時(shí)可幫助半導(dǎo)體制造公司高效地制造芯片。作為該領(lǐng)域的先鋒企業(yè)，新思科技擁有先進(jìn)的技術(shù)，能夠在超級(jí)計(jì)算機(jī)等領(lǐng)域加快分布式處理速度。

例如，新思科技最近與NVIDIA（英偉達(dá)）合作，在NVIDIA cuLitho軟件庫(kù)上運(yùn)行新思科技的Proteus光學(xué)鄰近效應(yīng)修正（OPC）軟件，這提供了另一種強(qiáng)大的方法來(lái)加快這類(lèi)任務(wù)在GPU上的處理速度，將耗時(shí)從幾周縮短到幾天。

?這意味著，在越來(lái)越先進(jìn)的工藝節(jié)點(diǎn)上開(kāi)發(fā)芯片時(shí)，通過(guò)使用這些解決方案，代工廠和客戶可以大幅縮短耗時(shí)。NVIDIA先進(jìn)技術(shù)事業(yè)部副總裁Vivek Singh表示：“隨著AI和機(jī)器學(xué)習(xí)等應(yīng)用的發(fā)展，市場(chǎng)對(duì)小尺寸、高密度芯片的需求日益增長(zhǎng)，光刻工藝需要大幅提速，才能跟上創(chuàng)新節(jié)奏。目前，巨大的計(jì)算工作負(fù)荷每年都需要消耗數(shù)百億小時(shí)的CPU計(jì)算時(shí)間。通過(guò)與新思科技協(xié)作，我們提高了這類(lèi)計(jì)算工作負(fù)荷的處理速度，從而助力打造新的光刻解決方案，讓半導(dǎo)體技術(shù)的未來(lái)發(fā)展更可期。”

本文將進(jìn)一步介紹為什么此次合作對(duì)半導(dǎo)體行業(yè)擴(kuò)展來(lái)說(shuō)是個(gè)利好消息，尤其是對(duì)于需要尺寸更小、性能更高的應(yīng)用。

什么是計(jì)算光刻？

在半導(dǎo)體制造過(guò)程中，光刻技術(shù)決定著芯片晶體管的尺寸。類(lèi)似于在攝影中將底片上的圖像曝光到相紙上一樣，光刻工藝?yán)霉庠诠杈A上生成表示芯片設(shè)計(jì)的圖案。

隨著晶體管尺寸縮小，光刻工藝必須變得更加精準(zhǔn)，才能更準(zhǔn)確地將圖案從光掩模轉(zhuǎn)印到晶圓上。在尺寸非常小時(shí)，特征彼此距離更近，通常無(wú)法清晰準(zhǔn)確地將掩模圖案刻到晶圓上。光漫射會(huì)影響分辨率，導(dǎo)致圖案模糊或失真。例如，L形圖案可能實(shí)際上包含從周邊突出的其他線條或形狀。但是在尺寸非常小時(shí)，這些形狀可能無(wú)法在光刻過(guò)程中刻印到晶圓上，從而可能導(dǎo)致芯片的重要元件出現(xiàn)遺漏。

▲OPC/ILT掩模，其中綠線表示在硅片上刻蝕簡(jiǎn)單方形觸點(diǎn)所需的掩模特征輪廓。這個(gè)例子說(shuō)明了計(jì)算光刻算法的復(fù)雜性。

計(jì)算光刻的作用就是補(bǔ)償因衍射或光學(xué)、抗蝕劑和蝕刻鄰近效應(yīng)而導(dǎo)致的任何圖像誤差。借助OPC軟件，開(kāi)發(fā)者可以利用算法和數(shù)學(xué)方法以及大量仿真工作來(lái)操控光線，從而實(shí)現(xiàn)計(jì)算光刻過(guò)程。這個(gè)過(guò)程涉及到利用各種各樣的“假設(shè)”場(chǎng)景來(lái)找到正確的配置，以盡可能地提高轉(zhuǎn)印圖案的準(zhǔn)確性。例如，在光線周?chē)渡湟恍┚奶暨x的合適偽影，比如可以操控光線的襯線，可以在晶圓上生成更接近原始掩模的圖案。

為什么提高計(jì)算速度

對(duì)掩模綜合至關(guān)重要

隨著摩爾定律放緩，半導(dǎo)體行業(yè)正在接近物理極限，新的工藝和技術(shù)應(yīng)運(yùn)而生，為持續(xù)創(chuàng)新提供支持。納米級(jí)工藝最終將被埃米級(jí)工藝取代，從而打造出尺寸更小、密度更高的芯片。在這種尺寸級(jí)別下，對(duì)計(jì)算光刻的要求只會(huì)更高。

計(jì)算光刻是一項(xiàng)資源密集型工作，通常需要大量數(shù)據(jù)中心來(lái)處理相關(guān)計(jì)算和仿真運(yùn)行。這一過(guò)程可能需要很長(zhǎng)的時(shí)間，即使是使用最強(qiáng)大的計(jì)算機(jī)也是如此。與此同時(shí)，開(kāi)發(fā)者希望在芯片上封裝更多的晶體管，這進(jìn)一步增加了光刻的挑戰(zhàn)，計(jì)算工作負(fù)荷也是只增不減。計(jì)算光刻的仿真環(huán)節(jié)是該過(guò)程中最耗時(shí)的部分之一。光刻過(guò)程中每個(gè)步驟的詳細(xì)模型都需要進(jìn)行仿真。全芯片應(yīng)用中可能有數(shù)百萬(wàn)個(gè)Tile，因此必須具有超快的掩模合成計(jì)算速度。

為了實(shí)現(xiàn)所需的性能提升，cuLitho已集成到新思科技Proteus全芯片掩模合成解決方案和Proteus ILT逆光刻技術(shù)，并進(jìn)行了優(yōu)化，可在新一代NVIDIA Hopper 架構(gòu)GPU上運(yùn)行。Proteus掩模合成解決方案執(zhí)行全芯片鄰近校正，構(gòu)建校正模型并分析校正和未校正的IC布局圖案的鄰近效應(yīng)。Proteus ILT解決方案使用逆成像技術(shù)來(lái)解決先進(jìn)技術(shù)節(jié)點(diǎn)上具有挑戰(zhàn)性的最佳鄰近效應(yīng)，幫助確定合適的掩模形狀以將設(shè)計(jì)意圖印制在硅片上。

傳統(tǒng)配置需要40,000個(gè)CPU系統(tǒng)，而在cuLitho平臺(tái)上運(yùn)行的Proteus解決方案僅需要500個(gè)NVIDIA DGX H100節(jié)能型GPU系統(tǒng)。計(jì)算光刻工藝的所有部分都可以并行運(yùn)行，減少所需功耗并且運(yùn)行時(shí)間從數(shù)周縮短到數(shù)天。除了減少數(shù)據(jù)中心對(duì)環(huán)境的影響外，該解決方案還可以加快仿真運(yùn)行，從而縮短上市時(shí)間并提高芯片的結(jié)果質(zhì)量。

提高芯片密度

和良率的方法

從智能音響到自動(dòng)駕駛汽車(chē)，開(kāi)發(fā)者的巧思才智為人們的日常生活創(chuàng)造了豐富多樣的特色產(chǎn)品。而每一次創(chuàng)新浪潮的興起都離不開(kāi)半導(dǎo)體和半導(dǎo)體制造技術(shù)的進(jìn)步。

提高光刻工藝的計(jì)算性能是一項(xiàng)重大成就。同樣，工藝其他方面仍有很多改進(jìn)的機(jī)會(huì)，例如掩模合成中的建模。人工智能正在迅速成為芯片設(shè)計(jì)的主流技術(shù)，大膽想象一下，如果人工智能可以幫助開(kāi)發(fā)更好的掩模模型，進(jìn)一步縮短芯片的耗時(shí)并提高質(zhì)量又將如何呢？電子行業(yè)的集體智慧是無(wú)窮的，必將會(huì)引領(lǐng)我們推動(dòng)下一代芯片發(fā)展，抵達(dá)數(shù)智時(shí)代的芯片未來(lái)。

計(jì)算光刻，特別是光學(xué)鄰近效應(yīng)修正（OPC），正在突破先進(jìn)芯片的計(jì)算工作負(fù)荷極限。通過(guò)與合作伙伴NVIDIA協(xié)作，在CULitho平臺(tái)上運(yùn)行我們的OPC軟件，我們大幅提高了計(jì)算光刻性能，將其耗時(shí)從數(shù)周縮短到數(shù)天！我們雙方將繼續(xù)竭誠(chéng)合作，推動(dòng)行業(yè)取得巨大的進(jìn)步。

Aart de Geus

新思科技董事長(zhǎng)兼首席執(zhí)行官