一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一個(gè)高效的現(xiàn)代EDA仿真驗(yàn)證流程

芯片驗(yàn)證工程師 ? 來源:芯片驗(yàn)證工程師 ? 作者:芯片驗(yàn)證工程師 ? 2023-04-13 09:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

下圖是一個(gè)典型的EDA仿真驗(yàn)證環(huán)境,其中主要的組件就是激勵(lì)生成、檢查覆蓋率收集。

這三者缺一不可。

efdcf512-d97b-11ed-bfe3-dac502259ad0.png

激勵(lì)生成是我們驗(yàn)證環(huán)境的第一個(gè)關(guān)鍵組件,用于驅(qū)動(dòng)DUT到一個(gè)預(yù)期的狀態(tài)。

在DUT正在處理激勵(lì)以及完成激勵(lì)處理之后我們需要實(shí)時(shí)的或者離線的checker機(jī)制來確保芯片按照預(yù)期行為工作。

覆蓋率是最終的量化機(jī)制、也可以理解為激勵(lì)的反饋機(jī)制。我們不斷地激勵(lì)著DUT,同時(shí)也在進(jìn)行檢查,整個(gè)過程中通過覆蓋率的量化來反饋驗(yàn)證工程師有沒有驗(yàn)證完成?哪里還需要繼續(xù)驗(yàn)證?

下圖是覆蓋率反饋到激勵(lì),以及表明驗(yàn)證是否完成的一個(gè)流程。在這個(gè)流程中,我們不斷地根據(jù)覆蓋率調(diào)整激勵(lì)發(fā)送的隨機(jī)機(jī)制,直到只剩幾個(gè)邊界場(chǎng)景很難覆蓋到,我們?cè)贅?gòu)造定向用例。

f00588b0-d97b-11ed-bfe3-dac502259ad0.png

這是一個(gè)比較高效的現(xiàn)代EDA仿真驗(yàn)證流程,整個(gè)流程中激勵(lì)生成、檢查機(jī)制和覆蓋率量化都需要保證完備性。

完備的激勵(lì)+完備的檢查機(jī)制+完備的覆蓋率量化才能夠獲得有信心的驗(yàn)證結(jié)果,缺一不可。另外,這三者中的任何一個(gè)做到絕對(duì)的完備就是非常難的。

如果覆蓋率完備了,也可以保證激勵(lì)的完備。如果發(fā)現(xiàn)用例構(gòu)造過程非常困難,大概率是驗(yàn)證環(huán)境架構(gòu)的不合理。要么趨向于定向用例,你需要維護(hù)非常多的sequence,經(jīng)常一個(gè)需求會(huì)讓你改動(dòng)多個(gè)sequence;要么趨向完全隨機(jī),可控性比較差。這兩個(gè)情況都降低驗(yàn)證效率。

checker是必須要保證完備的,否則就算你激勵(lì)覆蓋到了某個(gè)場(chǎng)景,你也識(shí)別不出來問題。驗(yàn)證的重點(diǎn)是發(fā)現(xiàn)所有的bug,然后才是盡可能地保證激勵(lì)完備性。如果非要分個(gè)優(yōu)先級(jí),個(gè)人覺得checker的完備要高于激勵(lì)的完備。因?yàn)槿绻氵z漏了某個(gè)bug,更上層的驗(yàn)證環(huán)境也許可以通過集成你的checker來發(fā)現(xiàn)問題。

覆蓋率也非常重要。否則就是在黑暗中胡亂開槍射擊,你不知道去過哪里,也就不知道后面要往哪里去了。

保證激勵(lì)、檢查和覆蓋率的完備,全部都是難點(diǎn)。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2925

    瀏覽量

    177956
  • EDA仿真技術(shù)
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    5510
  • DUT
    DUT
    +關(guān)注

    關(guān)注

    0

    文章

    191

    瀏覽量

    12953

原文標(biāo)題:驗(yàn)證環(huán)境中的激勵(lì)、檢查和覆蓋率

文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    華大九天物理驗(yàn)證EDA工具Empyrean Argus助力芯片設(shè)計(jì)

    在芯片設(shè)計(jì)的流片之路充滿挑戰(zhàn),物理驗(yàn)證EDA工具無疑是這“最后公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計(jì)規(guī)則檢查、版圖與原理圖致性驗(yàn)證等關(guān)鍵
    的頭像 發(fā)表于 07-03 11:30 ?1076次閱讀
    華大九天物理<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>EDA</b>工具Empyrean Argus助力芯片設(shè)計(jì)

    EDA是什么,有哪些方面

    EDA(Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化)是種基于計(jì)算機(jī)軟件的電子系統(tǒng)設(shè)計(jì)技術(shù),通過自動(dòng)化工具和算法輔助完成電路設(shè)計(jì)、驗(yàn)證、制造等全流程。以下
    發(fā)表于 06-23 07:59

    芯華章攜手EDA國(guó)創(chuàng)中心推出數(shù)字芯片驗(yàn)證大模型ChatDV

    面向國(guó)家在集成電路EDA領(lǐng)域的重大需求,芯華章攜手全國(guó)首家集成電路設(shè)計(jì)領(lǐng)域國(guó)家級(jí)創(chuàng)新中心——EDA國(guó)創(chuàng)中心,針對(duì)日益突出的芯片設(shè)計(jì)驗(yàn)證痛點(diǎn),強(qiáng)強(qiáng)聯(lián)手,共同推出具有完全自主知識(shí)產(chǎn)權(quán)的基于LLM的數(shù)字芯片
    的頭像 發(fā)表于 06-06 16:22 ?703次閱讀

    電磁環(huán)境仿真驗(yàn)證系統(tǒng)軟件

    電磁環(huán)境仿真驗(yàn)證系統(tǒng)軟件
    的頭像 發(fā)表于 04-29 16:59 ?268次閱讀
    電磁環(huán)境<b class='flag-5'>仿真</b>與<b class='flag-5'>驗(yàn)證</b>系統(tǒng)軟件

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些
    的頭像 發(fā)表于 04-25 09:42 ?1260次閱讀
    FPGA <b class='flag-5'>EDA</b>軟件的位流<b class='flag-5'>驗(yàn)證</b>

    芯華章以AI+EDA重塑芯片驗(yàn)證效率

    近日,作為國(guó)內(nèi)領(lǐng)先的系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商,芯華章分別攜手飛騰信息技術(shù)、中興微電子在IC設(shè)計(jì)驗(yàn)證領(lǐng)域最具影響力的會(huì)議DVCon China進(jìn)行聯(lián)合演講,針對(duì)各個(gè)場(chǎng)景下驗(yàn)證中的“
    的頭像 發(fā)表于 04-18 14:07 ?758次閱讀
    芯華章以AI+<b class='flag-5'>EDA</b>重塑芯片<b class='flag-5'>驗(yàn)證</b>效率

    技術(shù)分享 | AVM合成數(shù)據(jù)仿真驗(yàn)證方案

    AVM 合成數(shù)據(jù)仿真驗(yàn)證技術(shù)為自動(dòng)駕駛環(huán)境感知發(fā)展帶來助力,可借助仿真軟件配置傳感器、搭建環(huán)境、處理圖像,生成 AVM 合成數(shù)據(jù),有效加速算法驗(yàn)證。然而,如何利用
    的頭像 發(fā)表于 03-19 09:40 ?3057次閱讀
    技術(shù)分享 | AVM合成數(shù)據(jù)<b class='flag-5'>仿真</b><b class='flag-5'>驗(yàn)證</b>方案

    西門子EDA助力提升IC設(shè)計(jì)驗(yàn)證效率

    本文將簡(jiǎn)要概述使用 S-Edit 原理圖輸入環(huán)境的前端流程,然后更詳細(xì)地描述 Analog FastSPICE (AFS) 平臺(tái)仿真器以及使用該仿真器進(jìn)行基本放大器設(shè)計(jì)驗(yàn)證的步驟。
    的頭像 發(fā)表于 03-10 14:35 ?1214次閱讀
    西門子<b class='flag-5'>EDA</b>助力提升IC設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>效率

    IC驗(yàn)證云平臺(tái)優(yōu)勢(shì)明顯,這家本土EDA公司如何御風(fēng)先行?

    部署方式為降低成本提供了有效途徑;產(chǎn)業(yè)協(xié)作方面,云平臺(tái)打破地域限制,極大促進(jìn)了 EDA 生態(tài)的協(xié)同發(fā)展。 隨著半導(dǎo)體制造工藝不斷精進(jìn),驗(yàn)證已成為 IC 設(shè)計(jì)的瓶頸,而 IC 驗(yàn)證云平臺(tái)成為關(guān)鍵突破口。為助力 IC 設(shè)計(jì)工程師加速
    的頭像 發(fā)表于 03-10 08:44 ?1869次閱讀
    IC<b class='flag-5'>驗(yàn)證</b>云平臺(tái)優(yōu)勢(shì)明顯,這家本土<b class='flag-5'>EDA</b>公司如何御風(fēng)先行?

    EDA2俠客島難題挑戰(zhàn)·2025已正式開啟

    的應(yīng)用在邏輯等效驗(yàn)證(LEC)、測(cè)試向量生成(ATPG),可測(cè)試性分析(testability analysis)等 EDA 工具當(dāng)中,個(gè)高性能、魯棒性強(qiáng)的算法是保證相關(guān)工具能在各種
    發(fā)表于 03-05 21:30

    新思科技推出基于AMD芯片的新代原型驗(yàn)證系統(tǒng)

    代HAPS-200原型驗(yàn)證系統(tǒng)和ZeBu仿真系統(tǒng),憑借其卓越的運(yùn)行性能、更快的編譯速度和更高的調(diào)試效率,引領(lǐng)了行業(yè)發(fā)展的新潮流。這些系統(tǒng)均采用了新思科技最新研發(fā)的仿真與原型驗(yàn)證就緒(E
    的頭像 發(fā)表于 02-19 17:12 ?682次閱讀

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計(jì)中的應(yīng)用

    現(xiàn)代電子設(shè)計(jì)自動(dòng)化(EDA)領(lǐng)域,Verilog作為種硬件描述語言,已經(jīng)成為數(shù)字電路設(shè)計(jì)和驗(yàn)證的標(biāo)準(zhǔn)工具。它允許設(shè)計(jì)師以高級(jí)抽象的方式定義電路的行為和結(jié)構(gòu),從而簡(jiǎn)化了從概念到硅片的
    的頭像 發(fā)表于 12-17 09:53 ?1195次閱讀

    芯華章發(fā)布FPGA驗(yàn)證系統(tǒng)新品HuaProP3

    ,也是其在數(shù)字驗(yàn)證EDA流程工具鏈研發(fā)領(lǐng)域的又重要里程碑。 自2020年成立以來,芯華章始終專注于數(shù)字驗(yàn)證
    的頭像 發(fā)表于 12-13 11:12 ?845次閱讀

    EDA與傳統(tǒng)設(shè)計(jì)方法的區(qū)別

    EDA工具通過軟件自動(dòng)化大部分設(shè)計(jì)流程,包括電路設(shè)計(jì)、仿真、驗(yàn)證和布局布線等。這種自動(dòng)化不僅提高了設(shè)計(jì)效率,還減少了人為錯(cuò)誤的可能性。 傳統(tǒng)方法: 傳統(tǒng)設(shè)計(jì)方法依賴于手工繪圖和計(jì)算
    的頭像 發(fā)表于 11-08 13:47 ?1335次閱讀

    國(guó)內(nèi)市場(chǎng)上些主流EDA軟件功能與性能綜合對(duì)比

    行。 TARGET3001!: 也是體化設(shè)計(jì)軟件,將原理圖設(shè)計(jì)、PCB設(shè)計(jì)和仿真集成在個(gè)平臺(tái)上。用戶可以在同
    發(fā)表于 08-13 09:54