一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

跨時鐘域電路設(shè)計:單周期脈沖信號如何跨時鐘域

FPGA技術(shù)驛站 ? 來源:FPGA技術(shù)驛站 ? 作者:FPGA技術(shù)驛站 ? 2023-04-20 09:38 ? 次閱讀

對于脈沖信號時鐘域,XPM_CDC提供了模塊xpm_cdc_pulse,如下圖所示。該模塊有5個參數(shù),其中參數(shù)DEST_SYNC_FF用于確定級聯(lián)觸發(fā)器的個數(shù);INIT_SYNC_FF用于確定仿真時是否使用觸發(fā)器初始值;

參數(shù)REG_OUTPUT用于確定是否對最終輸出信號寄存;參數(shù)RST_USED用于確定是否使用復(fù)位信號;參數(shù)SIM_ASSERT_CHK則用于確定是否顯示仿真信息。從輸入/輸出端口來看,源端時鐘域的輸入信號為src_pulse和src_rst;

目的端時鐘域的輸入信號為dest_rst,輸出信號為dest_pulse(src_pulse跨時鐘域后的結(jié)果)。

98890990-df1b-11ed-bfe3-dac502259ad0.png

這些參數(shù)對仿真以及實際電路都有較大影響。如果參數(shù)INIT_SYNC_FF為0,同時RST_USED也為0,這就表明了仿真時不能使用同步寄存器鏈路的初始值,同時也沒有復(fù)位信號對其復(fù)位,這樣仿真時就會出現(xiàn)未知態(tài),如下圖所示。

98d089dc-df1b-11ed-bfe3-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 模塊
    +關(guān)注

    關(guān)注

    7

    文章

    2773

    瀏覽量

    49122
  • 電路設(shè)計
    +關(guān)注

    關(guān)注

    6692

    文章

    2504

    瀏覽量

    207996
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2029

    瀏覽量

    61773
  • 脈沖信號
    +關(guān)注

    關(guān)注

    6

    文章

    402

    瀏覽量

    37419
  • 時鐘域
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    9707

原文標(biāo)題:跨時鐘域電路設(shè)計(4):單周期脈沖信號如何跨時鐘域

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    時鐘控制信號傳輸設(shè)計方案

    clk2的時鐘。當(dāng)clk1比clk2的頻率高時,則稱模塊1(相對于模塊2)為快時鐘,而模塊2位為慢時鐘
    發(fā)表于 10-16 15:47 ?1240次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>控制<b class='flag-5'>信號</b>傳輸設(shè)計方案

    關(guān)于時鐘信號的處理方法

    我在知乎看到了多bit信號時鐘的問題,于是整理了一下自己對于時鐘
    的頭像 發(fā)表于 10-09 10:44 ?6803次閱讀

    看看Stream信號里是如何做時鐘握手的

    邏輯出身的農(nóng)民工兄弟在面試時總難以避免“時鐘”的拷問,在諸多時鐘的方法里,握手是一種常見
    發(fā)表于 07-07 17:25

    時鐘信號的幾種同步方法研究

    時鐘信號的同步方法應(yīng)根據(jù)源時鐘與目標(biāo)時鐘的相位關(guān)系、該
    發(fā)表于 05-09 15:21 ?63次下載
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號</b>的幾種同步方法研究

    CDCbit脈沖時鐘的處理介紹

    ,基本原理就是把脈沖信號進(jìn)行展寬。 脈沖同步器應(yīng)用場景: 適用bit脈沖信號
    的頭像 發(fā)表于 03-22 09:54 ?3712次閱讀

    總線半握手時鐘處理

    總線半握手時鐘處理 簡要概述: 在上一篇講了bit脈沖同步器
    的頭像 發(fā)表于 04-04 12:32 ?3079次閱讀
    總線半握手<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理

    關(guān)于時鐘的詳細(xì)解答

    每一個做數(shù)字邏輯的都繞不開時鐘處理,談一談SpinalHDL里用于時鐘處理的一些手段方法
    的頭像 發(fā)表于 04-27 10:52 ?4494次閱讀
    關(guān)于<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>的詳細(xì)解答

    時鐘電路設(shè)計:多位寬數(shù)據(jù)通過FIFO時鐘

    FIFO是實現(xiàn)多位寬數(shù)據(jù)的異步時鐘操作的常用方法,相比于握手方式,F(xiàn)IFO一方面允許發(fā)送端在每個時鐘周期都發(fā)送數(shù)據(jù),另一方面還可以對數(shù)據(jù)
    的頭像 發(fā)表于 05-11 14:01 ?3597次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計</b>:多位寬數(shù)據(jù)通過FIFO<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>

    時鐘電路設(shè)計總結(jié)

    時鐘操作包括同步時鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?905次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計</b>總結(jié)

    FPGA時鐘處理方法(一)

    時鐘是FPGA設(shè)計中最容易出錯的設(shè)計模塊,而且一旦時鐘出現(xiàn)問題,定位排查會非常困難,因為
    的頭像 發(fā)表于 05-25 15:06 ?2326次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法(一)

    FPGA時鐘處理方法(二)

    上一篇文章已經(jīng)講過了bit時鐘的處理方法,這次解說一下多bit的時鐘
    的頭像 發(fā)表于 05-25 15:07 ?1211次閱讀
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法(二)

    從處理bit時鐘信號同步問題來入手

    在數(shù)字電路中,時鐘處理是個很龐大的問題,因此將會作為一個專題來陸續(xù)分享。今天先來從處理bit
    發(fā)表于 06-27 11:25 ?2058次閱讀
    從處理<b class='flag-5'>單</b>bit<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>信號</b>同步問題來入手

    時鐘電路設(shè)計—單比特信號傳輸

    時鐘(CDC)的應(yīng)從對亞穩(wěn)定性和同步性的基本了解開始。
    的頭像 發(fā)表于 06-27 14:25 ?1345次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計</b>—單比特<b class='flag-5'>信號</b>傳輸

    時鐘電路設(shè)計:單位寬信號如何時鐘

    單位寬(Single bit)信號即該信號的位寬為1,通常控制信號居多。對于此類信號,如需時鐘
    的頭像 發(fā)表于 08-16 09:53 ?1578次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>電路設(shè)計</b>:單位寬<b class='flag-5'>信號</b>如何<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>

    如何處理時鐘這些基礎(chǔ)問題

    對于數(shù)字設(shè)計人員來講,只要信號從一個時鐘跨越到另一個時鐘,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“
    發(fā)表于 01-08 09:39 ?862次閱讀
    如何處理<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>這些基礎(chǔ)問題