在本系列的第二部分也是最后一部分中，我將介紹一種更好的方法來應(yīng)對這些挑戰(zhàn)，并展示Microchip創(chuàng)新如何構(gòu)建計算、內(nèi)存和存儲的敏捷基礎(chǔ)架構(gòu)。我還將重點介紹行業(yè)和像我們這樣的供應(yīng)商為滿足可組合平臺的需求而實現(xiàn)的技術(shù)進步。

實現(xiàn)敏捷基礎(chǔ)架構(gòu)的最佳途徑

在Microchip，我們堅信實現(xiàn)這種資源敏捷性的最佳方法是構(gòu)建靈活的解決方案構(gòu)建塊。我們正在創(chuàng)建能夠適應(yīng)新用例和新要求的構(gòu)建塊。并啟用系統(tǒng)級可組合性。有了可組合和靈活的基礎(chǔ)設(shè)施，或者我們稱之為敏捷的基礎(chǔ)設(shè)施，效率的巨大進步是可能的。

在將物理計算、存儲和內(nèi)存資源視為可組合構(gòu)建塊的情況下，實現(xiàn)資源敏捷性是提高效率和消除擱淺或未充分利用資產(chǎn)的關(guān)鍵。可組合存儲、計算和內(nèi)存使您能夠按工作負載優(yōu)化資源，并減少或消除資源擱淺。我們可以消除帶寬瓶頸、內(nèi)存瓶頸、存儲瓶頸和計算 IO 瓶頸。敏捷數(shù)據(jù)中心需要適應(yīng)性強的構(gòu)建塊芯片平臺，使您能夠經(jīng)濟高效地管理新興的內(nèi)存和存儲技術(shù)，使您的基礎(chǔ)架構(gòu)用例在硬件構(gòu)建后繼續(xù)發(fā)展。

提高 GPU 利用率

Microchip的Switchtec PAX Advanced Fabric解決方案支持可組合的異構(gòu)計算架構(gòu)。這包括可擴展的非分層結(jié)構(gòu)，其中結(jié)構(gòu)創(chuàng)建可動態(tài)重新配置的虛擬域。資源通過低延遲數(shù)據(jù)移動按需分配，因為通過結(jié)構(gòu)的所有數(shù)據(jù)傳輸都由硬件管理。該解決方案不需要對主機進行任何特殊的驅(qū)動程序要求，從而加快上市時間并減少系統(tǒng)集成商的研發(fā)工作。

它是如何工作的？重要的是要認識到，Switchtec 結(jié)構(gòu)不僅僅是 PCIe 交換機的集合。它是結(jié)構(gòu)元素的集合，這些元素使用虛擬域?qū)⒙酚蓮?fù)合體或 CPU 連接到 GPU 或存儲等端點。隨著異構(gòu)計算在數(shù)據(jù)中心變得越來越普遍，這一點非常重要。GPU 和加速器廣泛用于各種應(yīng)用。每個應(yīng)用程序和工作負載可能需要唯一的計算與加速器資源比率。PCIe Gen 4 架構(gòu)在 CPU 和 GPU 上都原生支持 PCIe Gen 4，是允許在人工智能和機器學(xué)習(xí)應(yīng)用中進行可組合異構(gòu)計算的自然選擇。

我們?nèi)绾蔚竭_那里？我們從可編程、企業(yè)級質(zhì)量、低延遲的 PCIe Gen 4 交換機開始。我們添加了交鑰匙高級交換矩陣固件，以創(chuàng)建可擴展且可配置的低延遲 PCIe 第 4 代交換矩陣。PCIe 結(jié)構(gòu)可以擴展多個交換機和端點，主機保存在單獨的虛擬域中。

在下面的示例中，我們將看到主機 1 如何分配給 4 個標(biāo)記為橙色的 GPU，即使第 4 個 GPU 在物理上連接到結(jié)構(gòu)中的不同交換機。這些虛擬域由每個結(jié)構(gòu)元素中靈活且可配置的嵌入式控制平面創(chuàng)建。虛擬域?qū)嶋H上是一個符合 PCIe 標(biāo)準(zhǔn)的虛擬交換機，在這里您可以看到一個橙色主機示例，該主機可以看到第 4 個 GPU。雖然通過Microchip提供的固件作為交鑰匙解決方案實現(xiàn)了靈活性，但數(shù)據(jù)在硬件中路由以確保最低延遲。

此外，此體系結(jié)構(gòu)允許在結(jié)構(gòu)內(nèi)直接進行點對點數(shù)據(jù)移動。為什么通過 PCIe 交換矩陣的點對點數(shù)據(jù)移動很重要或有用？點對點數(shù)據(jù)移動可提高性能并減少延遲。在下面的示例中，我們可以通過繞過雙插槽系統(tǒng)中的 CPU 到 CPU 互連來提供 2.5 倍的帶寬。您可以看到，在這種情況下，GPU 在執(zhí)行點對點傳輸時可以提供 26 Gbps，而不是通過 CPU 子系統(tǒng)匯集流量。由于直接的點對點傳輸，此處的性能有了顯著提高。

這種可組合 GPU 模型通過將 NVMe SSD 添加到同一結(jié)構(gòu)架構(gòu)中，可輕松擴展到 NVMe 存儲。NVMe 端點可以簡單地添加到結(jié)構(gòu)中，就像符合規(guī)范的 GPU 一樣。這允許根據(jù)需要將 SSD 動態(tài)分配或重新分配給不同的主機，從而使存儲成為靈活且適應(yīng)性強的資源。

我們已經(jīng)討論了根據(jù)需要將整個 SSD 和整個 GPU 分配給主機。如果單個資源本身非常大，并且我們希望對此類資源進行分區(qū)和共享，該怎么辦？這樣的例子就是我們希望在多個CPU之間共享的高容量SSD，以避免存儲擱淺。

SR-IOV 和多主機共享正是允許這種類型的靈活性。Microchip的Switchtec PCIe擴展器以及我們的Flashtec NVMe SSD控制器通過標(biāo)準(zhǔn)的現(xiàn)成驅(qū)動程序?qū)崿F(xiàn)端到端多主機IO虛擬化。SR-IOV是當(dāng)今的現(xiàn)實。有超過八家供應(yīng)商宣布了支持 SR-IOV 的 NVMe SSD，我們擁有靈活的基礎(chǔ)架構(gòu)來支持此類架構(gòu)。值得注意的是，PCIe 交換矩陣的應(yīng)用超出了數(shù)據(jù)中心的范圍。在自動駕駛汽車中，您可以擁有許多傳感器和控制單元，它們在駕駛時不斷需要做出推理決策，以存儲數(shù)據(jù)以供將來訓(xùn)練。這可以通過擁有低延遲結(jié)構(gòu)來最有效地完成，該結(jié)構(gòu)可以訪問共享資源，例如支持 SR-IOV 的 SSD。

我們已經(jīng)討論了通過PCIe結(jié)構(gòu)解決方案（如Switchtec PCIe結(jié)構(gòu)）提高GPU和存儲利用率以及消除存儲帶寬瓶頸。但真正的敏捷性需要可組合性和靈活性。

提高存儲利用率

在存儲方面，可以通過許多不同的方式實現(xiàn)靈活性。Microchip相信將使能技術(shù)推向市場，以實現(xiàn)最大的重用，無論是軟件還是硬件認證工作，當(dāng)您從一類存儲介質(zhì)轉(zhuǎn)移到另一類存儲介質(zhì)時。從協(xié)議的角度來看，我們的三模IP和智能存儲系列存儲控制器支持一個平臺，該平臺將允許企業(yè)級，高性能和安全的NVMe存儲，SAS存儲，SATA存儲或三者的某種組合。

從閃存介質(zhì)的角度來看，我們的Flashtec NVMe SSD控制器中的閃存通道引擎提供面向未來的可編程架構(gòu)，具有先進的LDPC ECC，包括硬解碼和軟解碼。這使得 NVMe SSD 能夠進行更多投資，在不犧牲服務(wù)質(zhì)量的情況下利用多代 NAND。

提高內(nèi)存利用率

內(nèi)存創(chuàng)新正沿著兩個向量發(fā)生，近處和遠處。近內(nèi)存創(chuàng)新是關(guān)于為 CPU 提供更多帶寬，以滿足 CPU 內(nèi)不斷增加的核心數(shù)量。遠內(nèi)存創(chuàng)新是關(guān)于有效地匯集然后共享內(nèi)存，使其可供機架內(nèi)的更多機器訪問。Microchip一直在與行業(yè)合作伙伴合作開發(fā)許多新的串行加載/存儲標(biāo)準(zhǔn)來解決這個問題，例如CXL，Gen Z和OpenCAPI。

在FMS上，我們發(fā)布了我們在這一領(lǐng)域的第一款產(chǎn)品，即DDR4智能內(nèi)存控制器的開放式內(nèi)存接口。

SMC 1000 8x25G 內(nèi)存控制器通過 4 通道 8G 串行 OMI 開放式內(nèi)存接口提供與 DDR25 的低延遲連接，從而實現(xiàn) AI 和機器學(xué)習(xí)應(yīng)用所需的內(nèi)存帶寬。

這種類型的解決方案提供：

增加內(nèi)存帶寬。我們將 288 引腳 DDR4 接口縮減為 84 引腳 OMI 接口，從而有效地將 CPU 的內(nèi)存帶寬提高了四倍。

它使媒體獨立。通過將控制器移到 CPU 之外，我們使內(nèi)存技術(shù)能夠獨立于 CPU 發(fā)展。

總體解決方案成本更低。CPU 和 SoC 的硅、IP 和封裝成本更低。

利用SMC 1000的DDIMM可從Microchip的一些合作伙伴處獲得，即美光，三星和智能模塊化。

總之，在Microchip，我們相信靈活和可組合的基礎(chǔ)設(shè)施是數(shù)據(jù)中心的未來。Microchip在存儲、內(nèi)存和計算互連領(lǐng)域不斷創(chuàng)新，使系統(tǒng)構(gòu)建商和數(shù)據(jù)中心運營商能夠提高效率并適應(yīng)不斷變化的用例。

審核編輯：郭婷