內(nèi)容提要

● 基于 DSP 的靈活速率 SerDes IP 已針對 PPA 進行優(yōu)化，適用于下一代云網(wǎng)絡、AI/ML 和 5G 無線應用

● 新架構提供卓越的 ELR 性能，能實現(xiàn)有損信道和反射信道的系統(tǒng)穩(wěn)定性

● 該 IP 支持 ELR、LR、MR 和 VSR 應用，并在不同的信道上提供靈活的功耗節(jié)省能力

楷登電子(美國 Cadence 公司，NASDAQ：CDNS)今日發(fā)布基于臺積電 N4P 工藝的 112G 超長距離(112G-ELR)SerDes IP，該 IP 適用于超大規(guī)模 ASIC、人工智能/機器學習(AI/ML)加速器、交換架構系統(tǒng)級芯片(SoC)和 5G 無線基礎設施。超長距離 SerDes PHY 支持 43db 的插入損耗(IL)，比特誤碼率為 10e-7，從而提供超出長距離標準規(guī)范的額外性能裕度，并可為開放箱式平臺以及較長直連銅(DAC)電纜的有損信道和反射信道提供卓越的系統(tǒng)穩(wěn)定性。

基于臺積電 N4P 工藝(臺積電 5nm 技術平臺的性能增強版)的 Cadence 112G-ELR SerDes PHY IP 采用業(yè)界領先的基于數(shù)字信號處理器(DSP)的 SerDes 架構，配備最大似然序列檢測(MLSD)和反射消除技術。

該 SerDes PHY IP 符合 IEEE 和 OIF Long-Reach(LR)標準，同時為 ELR 應用提供了額外的性能裕度。優(yōu)化的功耗、性能和面積非常適合不同的用戶場景，包括高端口密度應用。

除了 ELR 和 LR 信道外，該 IP 還支持中距離(MR)和極短距離(VSR)應用，在不同的信道上提供靈活的功耗節(jié)省能力。支持的數(shù)據(jù)速率從 1G 到 112G 不等，采用 NRZ 和 PAM4 信號，可通過背板、直連電纜(DAC)、芯片到芯片和芯片到模塊信道實現(xiàn)可靠的高速數(shù)據(jù)傳輸。

“基于臺積電 N4P 工藝的 Cadence 112G-ELR IP 顯著提升了芯片性能，將使我們的共同客戶受益，依托不斷進步的 Cadence IP 解決方案和臺積電先進工藝技術，幫助他們應對設計挑戰(zhàn)，”臺積電設計基礎設施管理部負責人 Dan Kochpatcharin說道，“我們與 Cadence 的最新合作促進了超大規(guī)模、人工智能/機器學習、5G 基礎設施和其他應用的新技術開發(fā)。”

“我們基于臺積電 N4P 解決方案的下一代 112G-ELR SerDes 為客戶應用提供卓越的性能裕度和系統(tǒng)穩(wěn)定性，”Cadence 公司全球副總裁兼 IP 事業(yè)部總經(jīng)理 Sanjive Agarwala說道，“我們與領先的超大規(guī)模和數(shù)據(jù)中心客戶緊密合作，十分了解嚴苛的行業(yè)要求，因此開發(fā)出增強架構，可改善 112G SerDes 的所有關鍵參數(shù)。我們基于臺積電 N4P 工藝的 112G-ELR SerDes 解決方案進一步鞏固了我們在為超大規(guī)模數(shù)據(jù)中心提供高性能連接 IP 方面的領導地位。此外，客戶還可以獲得臺積電 N4P 工藝帶來的相關技術優(yōu)勢?！?/p>

Cadence 目前在臺積電 N4P 測試芯片上包含了 112G-ELR，展現(xiàn)出強大的性能?；谂_積電 N4P 工藝的 Cadence 112G-ELR SerDes 解決方案現(xiàn)已面向客戶推出，有不同版本可供選擇，為公司的 PAM4 SerDes 建立了龐大的客戶群。基于臺積電 N4P 工藝的 112G-ELR SerDes PHY IP 是 Cadence IP 產(chǎn)品組合的一部分，支持 Cadence 智能系統(tǒng)設計(Intelligent System Design)戰(zhàn)略，該戰(zhàn)略可實現(xiàn)卓越的先進節(jié)點 SoC 設計。

審核編輯：湯梓紅