一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片驗(yàn)證需要圍繞DUT做什么?

冬至子 ? 來源:ICer消食片 ? 作者:ICer消食片 ? 2023-06-12 17:38 ? 次閱讀

TestBench即測(cè)試平臺(tái),是為了檢驗(yàn)待測(cè)設(shè)計(jì)(design under test, DUT )而搭建的驗(yàn)證環(huán)境。有了這個(gè)環(huán)境,我們就可以對(duì)DUT輸入 定向或隨機(jī)的激勵(lì) ,以保證DUT的正確性。故驗(yàn)證要做的事分為以下幾步:

1、生成各種各樣的輸入激勵(lì)

2、將輸入激勵(lì)傳遞到DUT上

3、DUT響應(yīng)輸入激勵(lì)并輸出

4、檢查輸出與預(yù)期結(jié)果差異

5、發(fā)現(xiàn)功能錯(cuò)誤后修改DUT

6、重復(fù)上述步驟收集覆蓋率

做個(gè)不太恰當(dāng)?shù)谋扔鳎瑃estbench就像一個(gè)書桌,你買來了一個(gè)鍵盤(DUT),你想要驗(yàn)證它是不是正常工作,你就開始敲鍵盤檢查。你的十個(gè)手指就是 激勵(lì) ,數(shù)據(jù)線和屏幕相連,數(shù)據(jù)線為 接口 ,屏幕是 記分板 ,鍵盤使用說明書為 參考模型 。

首先你把26個(gè)字母都敲了一遍( 定向測(cè)試 ),發(fā)現(xiàn)屏幕上也出現(xiàn)了26個(gè)字母,每個(gè)鍵都能沒毛病,基本功能驗(yàn)證了;但是還不夠,你又組合著敲了**“** guan zhu dian zan”隨機(jī)測(cè)試 ),屏幕上突然出現(xiàn)****“**** fen xiang zai kan ”**** ,這時(shí)你就發(fā)現(xiàn)bug了,趕緊找設(shè)計(jì)人員來修改代碼。

細(xì)心的同學(xué)發(fā)現(xiàn),隨機(jī)測(cè)試豈不是邊界很大,甚至”永無止境“?因此就有了 受約束的隨機(jī)激勵(lì) 。使用定向測(cè)試和受約束的隨機(jī)測(cè)試,最終使得功能覆蓋率趨于要求值。最終,鍵盤驗(yàn)證完沒問題了,再教給后面的人做物理設(shè)計(jì),比如鍵程長短、工藝面積、功耗分析等等,一套流程下來沒問題就拿去廠子代工了。

說完了這個(gè)有點(diǎn)尬的比喻,我們理解了testbench就是模擬設(shè)計(jì)所在的環(huán)境,以檢查RTL代碼是否符合設(shè)計(jì)規(guī)范的玩意,其內(nèi)部是分好幾個(gè)組件的。那testbench具體有哪些組件呢?請(qǐng)看下圖(PPT畫的,不是很專業(yè)):

圖片

generator :產(chǎn)生不同的輸入激勵(lì)來驅(qū)動(dòng)DUT

產(chǎn)生有效的數(shù)據(jù),并發(fā)送給driver。

interface :用于連接testbench和DUT

如果一個(gè)設(shè)計(jì)包含成百上千個(gè)端口信號(hào),那么連接、維護(hù)和重復(fù)利用這些信號(hào)就會(huì)很麻煩。如果將這些輸入輸出端口放到一塊組成一個(gè)接口,那么連接變得更加簡潔而不易出錯(cuò),后續(xù)添加新的信號(hào)更簡便,接口也便于重用。

driver :將激勵(lì)驅(qū)動(dòng)到DUT

monitor :檢測(cè)DUT的輸出

scoreboard :用于比較輸出與預(yù)期值

scoreboard上有與DUT相應(yīng)的參考模型,反映了DUT的預(yù)期行為。如果DUT的輸出和參考模型的輸出不匹配,則設(shè)計(jì)中存在功能缺陷。

environment :包含以上所有的組件,便于復(fù)用

test :可以包含不同配置的環(huán)境

因此,為了驗(yàn)證DUT這份RTL代碼,驗(yàn)證要做的事是:

1)了解 spec ,即代碼的規(guī)格說明書,有結(jié)構(gòu)模型、功能描述、信號(hào)端口、寄存器定義等,它是設(shè)計(jì)和驗(yàn)證對(duì)接工作的橋梁。

2)制定 testplan ,一個(gè)完整的驗(yàn)證計(jì)劃需要考慮的東西有很多,它為后續(xù)工作的進(jìn)行提供了方向。

3)構(gòu)建 testbench ,根據(jù)具體驗(yàn)證需求選擇相應(yīng)的組件,搭建出盡量可重用的驗(yàn)證環(huán)境。

4)編寫 testcase ,根據(jù)之前定制的驗(yàn)證計(jì)劃,coding相應(yīng)的測(cè)試用例, debug fail case ,把全部case調(diào)試至 pass 。

5)收集 coverage ,跑regression回歸,根據(jù)覆蓋率來決定是否加case,直到滿足RTL freeze要求。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5402

    瀏覽量

    122876
  • RTL
    RTL
    +關(guān)注

    關(guān)注

    1

    文章

    388

    瀏覽量

    60533
  • DUT
    DUT
    +關(guān)注

    關(guān)注

    0

    文章

    190

    瀏覽量

    12777
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在
    的頭像 發(fā)表于 04-25 09:42 ?388次閱讀
    FPGA EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>

    在TP芯片上開發(fā)的軟件想要運(yùn)行在同型號(hào)的TE芯片上,需要做什么修改嗎?

    嗨,請(qǐng)教個(gè)問題,如在TP芯片上開發(fā)的軟件想要運(yùn)行在同型號(hào)的TE芯片上,需要做什么修改嗎?
    發(fā)表于 02-01 08:01

    基于VMM的驗(yàn)證環(huán)境的驗(yàn)證MCU指令實(shí)現(xiàn)設(shè)計(jì)

    1 簡介 隨著設(shè)計(jì)的復(fù)雜程度不斷增加,要求把更多的資源放到驗(yàn)證上,不但要求驗(yàn)證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來檢查DUT對(duì)應(yīng)異常的處理狀態(tài),這在傳統(tǒng)測(cè)試方法下往往是難以實(shí)現(xiàn)的。此外
    發(fā)表于 07-01 08:15

    基于VMM驗(yàn)證方法學(xué)的MCU驗(yàn)證環(huán)境實(shí)現(xiàn)方法介紹

    1 簡介隨著設(shè)計(jì)的復(fù)雜程度不斷增加,要求把更多的資源放到驗(yàn)證上,不但要求驗(yàn)證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來檢查DUT對(duì)應(yīng)異常的處理狀態(tài),這在傳統(tǒng)測(cè)試方法下往往是難以實(shí)現(xiàn)的。此外
    發(fā)表于 07-03 07:40

    IC驗(yàn)證"UVM驗(yàn)證平臺(tái)"組成(三)

    (scoreboard,也被稱為 checker,本書統(tǒng)一以scoreboard來稱呼)。既然是判斷,那么牽扯到兩個(gè)方面:一是判斷什么,需要把什么拿來判斷,這里很明顯 是DUT的輸出;二是判斷的標(biāo)準(zhǔn)是什么。驗(yàn)證平臺(tái)要收集
    發(fā)表于 12-02 15:21

    驗(yàn)證DSO上的mdio寫周期信號(hào),需要做什么設(shè)置?

    我已經(jīng)配置了 MDI 和 MDIO 引腳,想驗(yàn)證 DSO 上的 mdio 寫周期信號(hào)。那么除了 MDC 和 MDIO 管腳配置之外還需要做什么設(shè)置。我需要初始化 MDC 時(shí)鐘嗎?MDC時(shí)鐘需要
    發(fā)表于 01-09 08:10

    基于基帶處理芯片的應(yīng)用RVM驗(yàn)證方法的注意事項(xiàng)與技巧

    測(cè)試層用于對(duì)DUT的邏輯功能進(jìn)行驗(yàn)證。這一層主要是用戶為了驗(yàn)證DUT的邏輯功能而編寫的不同測(cè)試?yán)?,在測(cè)試?yán)锌梢詫?duì)各個(gè)模塊的限制條件進(jìn)行修改。通過對(duì)不同測(cè)試?yán)\(yùn)行結(jié)果的統(tǒng)計(jì),可以查看
    的頭像 發(fā)表于 03-22 15:27 ?2490次閱讀
    基于基帶處理<b class='flag-5'>芯片</b>的應(yīng)用RVM<b class='flag-5'>驗(yàn)證</b>方法的注意事項(xiàng)與技巧

    對(duì)DUT輸入定向或隨機(jī)的激勵(lì)

    TestBench即測(cè)試平臺(tái),是為了檢驗(yàn)待測(cè)設(shè)計(jì)(design under test,DUT)而搭建的驗(yàn)證環(huán)境。
    的頭像 發(fā)表于 02-24 17:19 ?1140次閱讀
    對(duì)<b class='flag-5'>DUT</b>輸入定向或隨機(jī)的激勵(lì)

    DUT 和 testbench 連接教程

    我們知道,不論是哪一級(jí)的驗(yàn)證,最終都是通過 pin 連接到 DUT 上向其施加激勵(lì),**對(duì)于 UVM 驗(yàn)證平臺(tái)中,使用虛接口來實(shí)現(xiàn) DUT驗(yàn)證
    的頭像 發(fā)表于 03-21 11:20 ?1700次閱讀

    UVM驗(yàn)證平臺(tái)頂層有什么作用

    因?yàn)?b class='flag-5'>DUT是一個(gè)靜態(tài)的內(nèi)容,所以testbench理應(yīng)也是靜態(tài)的,其作為uvm驗(yàn)證環(huán)境和DUT的全局根結(jié)點(diǎn)。
    的頭像 發(fā)表于 03-21 11:33 ?1525次閱讀

    基于UVM驗(yàn)證環(huán)境開發(fā)測(cè)試流程

    驗(yàn)證環(huán)境用戶需要創(chuàng)建許多測(cè)試用例來驗(yàn)證一個(gè)DUT的功能是否正確,驗(yàn)證環(huán)境開發(fā)者應(yīng)該通過以下方式提高測(cè)試用例的開發(fā)效率
    的頭像 發(fā)表于 06-09 11:11 ?1154次閱讀
    基于UVM<b class='flag-5'>驗(yàn)證</b>環(huán)境開發(fā)測(cè)試流程

    驗(yàn)證組件配置參數(shù)

    一些典型 的 驗(yàn)證組件 配 置參數(shù)示例:? 一個(gè)agent可以被配置為 active 或者 passive 模式。在active模式下agent驅(qū)動(dòng)DUT,在passive模式下agent被動(dòng)地檢查
    的頭像 發(fā)表于 06-14 10:20 ?818次閱讀
    <b class='flag-5'>驗(yàn)證</b>組件配置參數(shù)

    驗(yàn)證環(huán)境獲取DUT內(nèi)部信號(hào)的方法

    在UVM寄存器模型的操作中,寄存器用于設(shè)置DUT狀態(tài)和芯片狀態(tài)信息的上報(bào),有前門和后門讀寫兩種方式。
    的頭像 發(fā)表于 08-19 09:50 ?1176次閱讀
    <b class='flag-5'>驗(yàn)證</b>環(huán)境獲取<b class='flag-5'>DUT</b>內(nèi)部信號(hào)的方法

    芯片驗(yàn)證模塊劃分

    任何芯片需要芯片劃分成更便于管理的小模塊/特性進(jìn)行驗(yàn)證。
    的頭像 發(fā)表于 10-07 14:41 ?808次閱讀

    北京清微智能科技有限公司發(fā)布IC驗(yàn)證新方法,實(shí)現(xiàn)雙DUT驗(yàn)證

    清微智能在本周宣布新型專利“一種IC驗(yàn)證中實(shí)現(xiàn)雙DUT驗(yàn)證的方法”已于今年3月獲批。該項(xiàng)專利內(nèi)容由該集團(tuán)獨(dú)立研究,申請(qǐng)日期優(yōu)先于2024年3月26日。
    的頭像 發(fā)表于 04-08 10:07 ?808次閱讀
    北京清微智能科技有限公司發(fā)布IC<b class='flag-5'>驗(yàn)證</b>新方法,實(shí)現(xiàn)雙<b class='flag-5'>DUT</b><b class='flag-5'>驗(yàn)證</b>