一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR串?dāng)_仿真筆記

冬至子 ? 來源:小Q在layout路上不斷前進(jìn) ? 作者:小Q ? 2023-07-03 11:21 ? 次閱讀

什么是dB?

其中dB概念怎么去消耗?其實(shí)要說對于dB概念最熟悉的莫過于射頻工程師了,但是要好好把這個講給局外人吸收掉,或許并不是一件特別容易的事,特別是對于常年不接觸,只是偶爾才會碰到的人來說,更是困難。我也想別人一說dB,就能腦海里所有關(guān)于dB的內(nèi)容都蹬蹬的冒出來,所以,我也不敢說自己說的怎么樣,我只是想按照自己的方式來了結(jié)這個內(nèi)容。

首先,dB****是一種純計數(shù)方法,是一種比值,沒有單位。

(感覺這個很基礎(chǔ)吧,如果連這個都不懂,說出來好像很尷尬,所以必須清楚。)

既然是比值,則必然要有對比的對象,就像一個黑夾子的兩端,輸入與輸出的對比:

圖片

在實(shí)際中主要用來對比的對象,是電壓電流或者功率。

功率: dB = 10*lg(A/B)

電壓或電流: dB = 20*lg(A/B)

(功率P = U2/R = I2R)

這里我們看到了公式是以10為底的對數(shù),所以,想起了咱們的高中最熟悉的圖如下:

圖片

有沒有很熟悉,其中的x = OUTPUT/INPUT,a=10.

所以dB的曲線趨勢則為上圖的紅色曲線。

記住這幅圖的話,我覺得對于dB的理解還是會有很大的幫助的。

(比如假設(shè)你很陌生dB的概念,人家說dB的時候,你一頭霧水,比如人家說減少了1個dB,那是怎么回事呢?這是可以馬上畫個草圖,標(biāo)一下點(diǎn),哦,原來是說輸出比輸入少了一些,原來如此,這樣的話,再也不怕別人提dB啦,因?yàn)槲抑滥阍谡f什么。)

其次,為什么用dB ?——簡化。

比如你可以常常聽到工程師說下降了1個dB,假設(shè)這時候輸入是1.3V,那么1個dB經(jīng)過換算,可得輸出為1.45862399059255V,不管是聽的還是說的人,可能相對的更愿意聽到前者而不是后者這么一大串?dāng)?shù)據(jù)吧。

再者,為什么是-27dB****或者-29dB?

我們可以換算一下,這里L(fēng)PDDR的工作電壓為1.2V,換算可得串?dāng)_閾值為46~58mV,即串?dāng)_容限大致在3.8%4.8%之間,此時如果升電壓為1.3V,則,按同樣的串?dāng)_容限進(jìn)行換算,可接受的串?dāng)_閾值為49.862.8mV,可見,在同樣的容限比例下,串?dāng)_閾值的空間加大了,因此,我想為什么有時候DDR出現(xiàn)問題,升壓是可以解決部分問題的,但是升壓同樣也將帶來另外的問題,功耗變大,為什么功耗為變大呢?(P= U2/R)

另外,關(guān)于信號串?dāng)_的閾值,我們可以在李玉山《信號完整性分析》書中得到一些經(jīng)驗(yàn)值,5%。實(shí)際中,如果無法得到原廠提供的標(biāo)準(zhǔn),可以以此為基準(zhǔn),當(dāng)然是越小越好,如果能做到3%左右,我想當(dāng)下階段基本也都能夠滿足要求的。

然后,回顧串?dāng)_一些相關(guān)理論,我們知道,一般串?dāng)_只考慮其臨邊兩線對齊造成的影響即可,又所謂的三線制串?dāng)_。

所以接下來借助仿真工具ADS2015進(jìn)行仿真。

操作步驟概要:

①導(dǎo)出合適格式的PCB文件。

② ADS導(dǎo)入PCB文件,并進(jìn)行簡化處理。

③仿真環(huán)境的搭建。

④仿真以及仿真結(jié)果的數(shù)據(jù)處理與分析

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    727

    瀏覽量

    66218
  • ADS仿真
    +關(guān)注

    關(guān)注

    1

    文章

    71

    瀏覽量

    10751
  • 信號串?dāng)_
    +關(guān)注

    關(guān)注

    0

    文章

    15

    瀏覽量

    8667
收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    什么是?如何減少?

    01 . 什么是? ? 是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-23 09:25 ?7360次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    高速數(shù)字電路設(shè)計問題產(chǎn)生的機(jī)理原因

    在電子產(chǎn)品的設(shè)計中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少
    發(fā)表于 06-13 10:41 ?2016次閱讀
    高速數(shù)字電路設(shè)計<b class='flag-5'>串</b><b class='flag-5'>擾</b>問題產(chǎn)生的機(jī)理原因

    學(xué)習(xí)筆記(1)

    講到,基礎(chǔ)的知識比如是由電場耦合和磁場耦合的共同結(jié)果啊,從
    的頭像 發(fā)表于 10-25 14:43 ?5647次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>學(xué)習(xí)<b class='flag-5'>筆記</b>(1)

    PCB設(shè)計與-真實(shí)世界的(上)

    尺寸變小,成本要求提高,電路板層數(shù)變少,使得布線密度越來越大,的問題也就越發(fā)嚴(yán)重。本文從3W規(guī)則,理論,仿真驗(yàn)證幾個方面對真實(shí)世界中
    發(fā)表于 10-21 09:53

    幾張圖讓你輕松理解DDR

    和上面仿真波形的50ps來比,真的是很微不足道。實(shí)際上DDR模塊里的確會有更為嚴(yán)重的影響,試想一下,我們在高速串行信號里面5mV的
    發(fā)表于 09-05 11:01

    高速差分過孔產(chǎn)生的情況仿真分析

    可以采用背鉆的方式。圖1:高速差分過孔產(chǎn)生的情況(H》100mil, S=31.5mil )差分過孔間仿真分析下面是對一個板厚為3
    發(fā)表于 08-04 10:16

    DDR跑不到速率后續(xù)來了,相鄰層深度分析!

    ,基本上和該案例的DDR走線的最大并行長度接近,使得這個仿真模型更貼近該案例的真實(shí)情況。 分別對兩個模型進(jìn)行仿真,仿真后得到兩者的
    發(fā)表于 06-06 17:24

    基于Cadence的DDR仿真設(shè)計

    通過Cadence軟件建立DDRⅡ信號拓?fù)浣Y(jié)構(gòu)、仿真信號的、碼間干擾、過沖等與信號質(zhì)量相關(guān)的參數(shù),從仿真波形中可以測量出與信號時序相關(guān)的
    發(fā)表于 02-13 15:16 ?52次下載
    基于Cadence的<b class='flag-5'>DDR</b>Ⅱ<b class='flag-5'>仿真</b>設(shè)計

    仿真分析

    在實(shí)際的設(shè)計中,板層特性(如厚度,介質(zhì)常數(shù)等)以及線長、線寬、線距、信號的上升時間等都會對有所影響。
    的頭像 發(fā)表于 08-14 09:13 ?6441次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>仿真</b>分析

    解決的方法

    在電子產(chǎn)品的設(shè)計中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少
    的頭像 發(fā)表于 08-14 11:50 ?2w次閱讀

    如何減少電路板設(shè)計中的

    在電路板設(shè)計中無可避免,如何減少就變得尤其重要。在前面的一些文章中給大家介紹了很多減少
    發(fā)表于 03-07 13:30 ?4084次閱讀

    DDR仿真的使用指導(dǎo)書詳細(xì)概述

    首先按PowerSI提取s參數(shù)仿真指導(dǎo)書步驟將DDR的PORT點(diǎn)設(shè)置好(如下圖所示)并提取出s參數(shù)
    發(fā)表于 04-14 08:00 ?0次下載
    <b class='flag-5'>DDR</b><b class='flag-5'>串</b><b class='flag-5'>擾</b><b class='flag-5'>仿真</b>的使用指導(dǎo)書詳細(xì)概述

    淺談溯源,是怎么產(chǎn)生的

    文章——溯源。 提到,防不勝防,令人煩惱。不考慮,
    的頭像 發(fā)表于 03-29 10:26 ?3558次閱讀

    過孔的問題

    在硬件系統(tǒng)設(shè)計中,通常我們關(guān)注的主要發(fā)生在連接器、芯片封裝和間距比較近的平行走線之間。但在某些設(shè)計中,高速差分過孔之間也會產(chǎn)生較大的,本文對高速差分過孔之間的產(chǎn)生
    的頭像 發(fā)表于 11-07 11:20 ?1858次閱讀

    pcb上的高速信號需要仿真

    pcb上的高速信號需要仿真嗎? 在數(shù)字電子產(chǎn)品中,高速信號被廣泛應(yīng)用于芯片內(nèi)部和芯片間的數(shù)據(jù)傳輸。這些信號通常具有高帶寬,并且需要在特定的時間內(nèi)準(zhǔn)確地傳輸數(shù)據(jù)。然而,在高速信號傳輸?shù)倪^程中,會出
    的頭像 發(fā)表于 09-05 15:42 ?1038次閱讀