三 電路參數(shù)

3.1 輸入阻抗Zi

源極跟隨器電路輸入阻抗的確定方法，與之前源極接地放大電路輸入阻抗確定方法類似。

仿真或者測量電路輸入阻抗，需要在信號輸入端串聯(lián)一個電阻，如下圖R5。對交流信號而言，柵極電壓Vg（c點）就是R5和源極跟隨器電路的輸入阻抗Zi分壓得到的。

當(dāng)Vg電壓是V2電壓的一半時，R5=Zi。

如上圖，當(dāng)R5=500KΩ時，V2=2 x Vg。因此此電路的輸入阻抗Zi=500KΩ。此值等于R1和R2并聯(lián)時的阻值。

3.2 輸出阻抗Ro

測量此電路輸出阻抗

第一步：測量輸出端開路時的輸出電壓Voo。如下仿真結(jié)果Voo=1.925V

第二步：在輸出端添加負(fù)載電阻RL=2KΩ。仿真得到輸出電壓Vo=1.348V

第三步：按照如下公式計算此電路輸出電阻Ro

Ro=856Ω

源極跟隨器電路的輸出阻抗比負(fù)載阻抗要低。如果將JFET換成MOSFET，它帶來的輸出阻抗更低。例如用MOSFET 2N7002替換SST202。按照上述步驟，得到電路輸出阻抗是188Ω。

3.3 負(fù)載值對輸出波形的影響

源極跟隨器電路，隨著負(fù)載不同，輸出波形也會變化。當(dāng)負(fù)載太?。娮柝?fù)載值小，負(fù)載電流大時），輸出波形有可能會失真。

如下圖，當(dāng)負(fù)載R4取不同值時（500Ω、800Ω、1KΩ、5KΩ、10KΩ、20KΩ）的輸出波形?？梢钥吹疆?dāng)RL值減小時，輸出波形的下半周期會失真（幅度被鉗制）。

我個人理解會出現(xiàn)這樣的現(xiàn)象，是因為JFET的Vgs壓差限制了Is導(dǎo)致。如下是SST202的spec。隨著Vgs壓差的增大，Id電流會越來越小，直到關(guān)斷（0mA）。注：Id=Is

如下是對上述想法的仿真結(jié)果，以綠色波形為例，它是RL=500Ω是的波形。

上方波形是Vgs值（即JFET的柵極與源極壓差）。壓差從-0.6V增大到-1.9V。

中間是Is電流，隨著Vgs增大，Is慢慢變?yōu)?mA。

下方是Vo波形。因為Is已經(jīng)是0mA了，導(dǎo)致輸出波形被鉗位。

上述粉色波形是RL=5KΩ時的狀態(tài)。因為它的負(fù)載阻值大，對JFET輸出電流要求小，因此波形沒有失真。我想如果想在小負(fù)載條件下仍舊得到好的輸出波形，可以考慮更換Is更大的JFET或者M(jìn)OSFET。