一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

支持jesd204b協(xié)議高速DAC芯片AD9144-FMC-EBZ

OpenFPGA ? 來(lái)源:OpenFPGA ? 2023-09-13 09:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背景

AD9144是一款支持jesd204b協(xié)議高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的評(píng)估板(Evaluation Board),它是主要由AD9144,AD9516,與PIC16F單片機(jī)組成的系統(tǒng)。工程上使用AD9144具有時(shí)鐘時(shí)序要求很高和寄存器配置復(fù)雜的難點(diǎn)。

配置AD9144-FMC-EBZ,有兩種途徑:

1、通過(guò)FPGA母板,經(jīng)由FMC接口,使用SPI配置寄存器

2、通過(guò)ADI提供的軟件工具,配合母板(ADS7)來(lái)配置寄存器,如圖所示:

fe58bb34-51cc-11ee-a25d-92fbcf53809c.png

遇到問(wèn)題:

我們?cè)趪L試第一種方法的時(shí)候,遇到了SPI寄存器寫(xiě)不進(jìn)的情況和讀寫(xiě)不一致的情況。而第二種方法則需要ADS7用作母板。

調(diào)試

完成了以KC705作為母板,正確配置AD9144,并輸出62.5MHz正弦波。

整個(gè)流程需要先在KC705上運(yùn)行提供的HDL工程,隨后進(jìn)入軟件工具配置流程。這里的HDL工程主要完成的是:Jesd204發(fā)送端的配置與正弦余弦信號(hào)的輸出。另外,這里的軟件工具配置流程既使用ADI官方提供的工具對(duì)AD9144和AD9516分別進(jìn)行配置。

在調(diào)試開(kāi)始前,硬件鏈接如下圖所示:

fe7d668c-51cc-11ee-a25d-92fbcf53809c.png

1、AD9516寄存器配置獲得

AD9516的作用是對(duì)輸入時(shí)鐘分頻,為AD9144分別提供:sysref(3.91M),和refclk(125M)。

這里使用了AD9516-Evaluation-Software完成配置。

fea03f90-51cc-11ee-a25d-92fbcf53809c.png

在安裝結(jié)束后,打開(kāi)軟件并選擇正確的型號(hào),這里選AD9516-1

fec349c2-51cc-11ee-a25d-92fbcf53809c.png

分別按下圖所示進(jìn)行配置:輸入時(shí)鐘(來(lái)自KC705)設(shè)置為2500;分頻系數(shù)如圖設(shè)置:最后得到兩組頻率為120M和3.9063M的時(shí)鐘;點(diǎn)擊左下角的橙色框(RGISTER W/R)中的WRITE。

fee2bc76-51cc-11ee-a25d-92fbcf53809c.png

點(diǎn)擊“file”,點(diǎn)擊“Save Setup”,導(dǎo)出“stp”文件,如下圖所示。

fefd441a-51cc-11ee-a25d-92fbcf53809c.png

打開(kāi)導(dǎo)出的.stp文件,如圖:這個(gè)文件記錄了寄存器地址與對(duì)應(yīng)的值,將于后續(xù)步驟導(dǎo)入。

ff27067e-51cc-11ee-a25d-92fbcf53809c.png

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官網(wǎng)搜索DAC Software Suite和Analysis Control Evaluation軟件,下載并安裝;

B、打開(kāi)已經(jīng)安裝好的ACE軟件,界面如下圖所示。在硬件連接正確的情況下,圖中紅圈會(huì)檢測(cè)到所連接的硬件板卡,點(diǎn)擊圖中綠圈的LED狀按鈕,AD9144-FMC-EBZ板卡上的藍(lán)色LED燈會(huì)隨之閃爍,說(shuō)明連接成功。

ff46f39e-51cc-11ee-a25d-92fbcf53809c.png

C、雙擊打開(kāi)“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如圖所示進(jìn)行設(shè)置,點(diǎn)擊“summary”并“apply”,雙擊右側(cè)紅色圖框中的AD9144芯片。

ff6d87a2-51cc-11ee-a25d-92fbcf53809c.png

D、在打開(kāi)的界面中按圖中配置設(shè)置DAC calibration,選擇“DAC3 DAC2”并點(diǎn)擊“calibrate”。

ff83b27a-51cc-11ee-a25d-92fbcf53809c.png

E、點(diǎn)擊上圖右下角的“Proceed to memory map”,按照項(xiàng)目所需配置好AD9144相關(guān)的寄存器表的值,點(diǎn)擊右上apply selected將對(duì)應(yīng)的寄存器值寫(xiě)入AD9144芯片。

ffa8e4fa-51cc-11ee-a25d-92fbcf53809c.png

F、在電腦開(kāi)始菜單>Analog Devices尋找“AD9144&AD9135&AD9136 SPI”并打開(kāi),軟件界面如圖所示:

ffc022c8-51cc-11ee-a25d-92fbcf53809c.png

G、在上方框中點(diǎn)擊“read all registers”,然后點(diǎn)擊“save registers to file”得到“.csv”文件,右鍵將其用記事本打開(kāi),如圖所示,找到AD9516芯片開(kāi)頭的寄存器區(qū)域,將之前通過(guò)AD9516 Evaluation Software得到的stp文件中的寄存器值添加進(jìn).csv文件中并保存。

fff2aa5e-51cc-11ee-a25d-92fbcf53809c.png

如圖所示,第一列是AD9144/AD9516的芯片,第二列是對(duì)應(yīng)芯片的寄存器地址,第三列是寄存器對(duì)應(yīng)的值,將AD9516所有寄存器的值添加進(jìn)來(lái)并保存。

H、打開(kāi)“AD9144&AD9135&AD9136 SPI”軟件并選擇“restore registers from file”,將上一步中修改保存好的.csv文件導(dǎo)入。

I、將vivado中的工程bit流文件燒錄到板子上,通過(guò)ila抓取并觀察tx_sync信號(hào),發(fā)現(xiàn)信號(hào)持續(xù)拉高,返回AD9144&AD9135&AD9136 SPI軟件read all registers,觀察如圖區(qū)域,如果圖中所示四個(gè)寄存器值都為0F,vivado tx_sync持續(xù)拉高,并且txdata有數(shù)值輸出,則說(shuō)明AD9144與JESD204B同步成功,此時(shí)用示波器測(cè)量AD9144板卡輸出可觀測(cè)到波形輸出。

000f9f06-51cd-11ee-a25d-92fbcf53809c.png

002fd492-51cd-11ee-a25d-92fbcf53809c.png

調(diào)試過(guò)程中遭遇問(wèn)題

1.SPI配置失敗問(wèn)題?

0047d7f4-51cd-11ee-a25d-92fbcf53809c.png

2.AXI-Lite的參數(shù)設(shè)置?

通過(guò)在Analysis Control Evaluation軟件中讀取AD9144寄存器表值,查詢(xún)0x453-0x45A寄存器值,得到關(guān)鍵參數(shù)L,SCR,F,K,M,N,N’,S,CF,HD等的值。

006b0814-51cd-11ee-a25d-92fbcf53809c.png

通過(guò)文檔PG066 P27-P28中所示的值,計(jì)算出AXI協(xié)議所需要的每個(gè)寄存器地址的值。填入到vivado工程模塊中的AXI協(xié)議部分。

0083ed98-51cd-11ee-a25d-92fbcf53809c.png

00f65a86-51cd-11ee-a25d-92fbcf53809c.png

Vivado工程中的AXI協(xié)議部分:地址填入PG066 P27-P28中的寄存器地址,值填入更據(jù)關(guān)鍵參數(shù)算出來(lái)的值。

0110e5ea-51cd-11ee-a25d-92fbcf53809c.png






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618527
  • 芯片
    +關(guān)注

    關(guān)注

    460

    文章

    52520

    瀏覽量

    440976
  • 單片機(jī)
    +關(guān)注

    關(guān)注

    6067

    文章

    44992

    瀏覽量

    650511
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5434

    瀏覽量

    124513
  • PIC單片機(jī)
    +關(guān)注

    關(guān)注

    65

    文章

    693

    瀏覽量

    103102
  • dac
    dac
    +關(guān)注

    關(guān)注

    44

    文章

    2411

    瀏覽量

    193738
  • DAC芯片
    +關(guān)注

    關(guān)注

    1

    文章

    34

    瀏覽量

    14974
  • ad9144
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    2021

原文標(biāo)題:支持jesd204b協(xié)議高速DAC芯片AD9144-FMC-EBZ配置筆記

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    JESD204B的系統(tǒng)級(jí)優(yōu)勢(shì)

    作者:Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計(jì),沒(méi)準(zhǔn)聽(tīng)說(shuō)過(guò)新術(shù)語(yǔ)“JESD204B”。我在工作中看到過(guò)很多工程師詢(xún)問(wèn)有關(guān) JESD204B 接口的信息以及它如何同
    發(fā)表于 09-18 11:29

    FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場(chǎng)景

    的ADC已成為今后的發(fā)展趨勢(shì)。在研究了高速串行傳輸技術(shù)后,設(shè)計(jì)了基于JESD204B協(xié)議的串行總線技術(shù)的ADC,并設(shè)計(jì)了基于此協(xié)議高速AD
    發(fā)表于 12-03 17:32

    FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場(chǎng)景

    的串行總線技術(shù)的ADC,并設(shè)計(jì)了基于此協(xié)議高速ADC采樣電路,該模數(shù)轉(zhuǎn)換芯片支持JESD204BSubclass1工作模式,通過(guò)
    發(fā)表于 12-04 10:11

    支持jesd204b協(xié)議高速DAC芯片AD9144-FMC-EBZ配置筆記

    本文為明德?lián)P原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明出處!一、背景AD9144是一款支持jesd204b協(xié)議高速DAC
    發(fā)表于 03-10 13:17

    如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?

    的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問(wèn)題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器
    發(fā)表于 04-06 09:46

    JESD204B協(xié)議有什么特點(diǎn)?

    在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
    發(fā)表于 04-06 06:53

    JESD204B協(xié)議介紹

    在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
    發(fā)表于 11-21 07:02

    JESD204B協(xié)議概述

    在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
    發(fā)表于 04-08 04:48 ?2504次閱讀
    <b class='flag-5'>JESD204B</b><b class='flag-5'>協(xié)議</b>概述

    基于NI PXI模塊化測(cè)試平臺(tái)對(duì)采用JESD204B協(xié)議進(jìn)行測(cè)試

    我們基于NI PXI模塊化測(cè)試平臺(tái)對(duì)采用JESD204B協(xié)議的TI DAC38J4芯片進(jìn)行測(cè)試。 使用高速串行模塊PXIe-6591R輸出
    發(fā)表于 11-15 20:06 ?2023次閱讀

    簡(jiǎn)述Arria10接口JESD204B的與ADI9144性能

    Arria10接口的JESD204B與ADI9144的互操作性
    的頭像 發(fā)表于 06-20 00:06 ?4750次閱讀
    簡(jiǎn)述Arria10接口<b class='flag-5'>JESD204B</b>的與ADI<b class='flag-5'>9144</b>性能

    支持jesd204b協(xié)議高速DAC芯片AD9144配置

    背景 AD9144是一款支持jesd204b協(xié)議高速DAC
    的頭像 發(fā)表于 10-08 17:40 ?3542次閱讀

    JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述

    明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后,可以使用上位機(jī)通過(guò)千兆網(wǎng)來(lái)配置AD9144和AD9516板卡,實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JE
    的頭像 發(fā)表于 07-07 08:58 ?2080次閱讀
    <b class='flag-5'>JESD204B</b>時(shí)鐘網(wǎng)絡(luò)原理概述

    使用JESD204B接口的AD9144高速DA轉(zhuǎn)換模塊參數(shù)設(shè)定(私人總結(jié)版)

    本文為明德?lián)P原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明出處! 由于AD9144高速DA轉(zhuǎn)換模塊,轉(zhuǎn)換速率可以達(dá)到2.5G,可以滿足普通的DA數(shù)據(jù)接口。為了匹配高速AD/DA轉(zhuǎn)換,JESD204B接口就應(yīng)運(yùn)
    的頭像 發(fā)表于 07-12 08:59 ?3474次閱讀
    使用<b class='flag-5'>JESD204B</b>接口的AD<b class='flag-5'>9144</b><b class='flag-5'>高速</b>DA轉(zhuǎn)換模塊參數(shù)設(shè)定(私人總結(jié)版)

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b><b class='flag-5'>協(xié)議</b>

    JESD204B使用說(shuō)明

    能力更強(qiáng),布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡,通過(guò)調(diào)用jesd204b ip核來(lái)一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集,jesd204b
    的頭像 發(fā)表于 12-18 11:31 ?1616次閱讀
    <b class='flag-5'>JESD204B</b>使用說(shuō)明