基于NI PXI模塊化測試平臺對采用JESD204B協(xié)議進(jìn)行測試

什么是JESD？

JESD204B是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，支持高達(dá)12.5 Gbps串行數(shù)據(jù)速率，并可確保JESD204 鏈路具有可重復(fù)的確定性延遲。在這里我們基于NI PXI模塊化測試平臺對采用JESD204B協(xié)議的TI DAC38J4芯片進(jìn)行測試。

使用高速串行模塊PXIe-6591R輸出高速串行信號，經(jīng)由FMC輸入給DAC芯片的EVB，使用高達(dá)26.5 GHz頻率和765MHz瞬時(shí)帶寬的高性能矢量信號分析儀和頻譜分析儀PXIe-5668R對DAC芯片的射頻信號輸出進(jìn)行采集和分析。
?

如何利用PXI平臺實(shí)現(xiàn)JESD測試？

1、PXIe-6591R高速串行模塊包含Xilinx Kintex-7 FPGA，以實(shí)現(xiàn)針對各類串行協(xié)議的驗(yàn)證、連接和測試。我們使用LabVIEWFPGA對PXIe-6591R進(jìn)行編程，通過CLIP在其FPGA中完成JESD204B協(xié)議所定義的輸入輸出。

2、PXIe-6591R的串行數(shù)字信號通過MiniSAS HD電纜經(jīng)過FPGA夾層卡FMC轉(zhuǎn)換輸入到Texas Instruments的DAC38J84 EVB板，板上包括時(shí)鐘芯片路由6591R的時(shí)鐘到DAC并進(jìn)行鎖相。USB到mini-usb電纜將DAC模塊連接到PXIe-8880控制器，通過SPI協(xié)議對DAC芯片進(jìn)行配置，DAC38J84輸出射頻信號。

3、NIPXIe-5668R信號分析儀將高RF測量性能、高測量速度和高靈活性集于一身，應(yīng)用于RFIC/ PA測試，雷達(dá)測試和頻譜監(jiān)測等領(lǐng)域，我們基于NI-RFmx得以快速開發(fā)DAC芯片輸出的射頻信號采集分析程序，利用LabVIEW可編程FPGA為高級測試和測量應(yīng)用進(jìn)行儀器的用戶自定義。

閱讀全文

NI(99463) NI(99463)
JESD204B(18984) JESD204B(18984)

5G無線測試儀高通道數(shù)JESD204B時(shí)鐘生成參考設(shè)計(jì)

JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供多通道 JESD204B 時(shí)鐘，采用 TI LMK04828 時(shí)鐘抖動(dòng)清除器和帶有集成式 VCO 的 LMX2594 寬帶 PLL，能夠?qū)崿F(xiàn)低于 10ps 的時(shí)鐘間偏差。此

2018-10-15 15:09:38

JESD204C的標(biāo)準(zhǔn)和新變化

的時(shí)間內(nèi)處理更多信息。相應(yīng)地，對快速增長的高帶寬進(jìn)行測試與分析便意味著需要使用速度更快、容量更大的電子測試設(shè)備。　　對數(shù)據(jù)不斷增長的需求導(dǎo)致JEDEC固態(tài)技術(shù)協(xié)會(huì)需要引入新的 JESD204 標(biāo)準(zhǔn)，以實(shí)現(xiàn)

2021-01-01 07:44:26

JESD204接口簡介

接收器指定的終端電壓決定。源阻抗和負(fù)載阻抗同樣定義為100 ? ±20%。為提供更多的靈活性，JESD204B版本采用設(shè)備時(shí)鐘而非幀時(shí)鐘。在之前的JESD204和JESD204A版本中，幀時(shí)鐘

2019-05-29 05:00:03

JESD204標(biāo)準(zhǔn)解析

，延遲是可重現(xiàn)和確定性的。其工作機(jī)制之一是：在定義明確的時(shí)刻使用SYNC~輸入信號，同時(shí)初始化所有通道中轉(zhuǎn)換器最初的通道對齊序列。另一種機(jī)制是使用SYSREF信號——一種JESD204B定義的新信號

2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補(bǔ)償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計(jì)采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC)，該轉(zhuǎn)換器利用

2015-05-11 10:40:44

JESD204B協(xié)議介紹

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該

2022-11-21 07:02:17

JESD204B協(xié)議有什么特點(diǎn)？

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA

2021-04-06 06:53:56

JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？

什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？如何計(jì)算轉(zhuǎn)換器的通道速率？什么是應(yīng)用層，它能做什么？

2021-04-13 06:39:06

JESD204B串行接口時(shí)鐘的優(yōu)勢

限度的簡化Layout。因此JESD204B 是高密度板不可或缺的接口。但因其需要進(jìn)行嚴(yán)格的同步和以及時(shí)延的測量，與之接口的邏輯會(huì)比LVDS 接口復(fù)雜很多，幸運(yùn)的是現(xiàn)在邏輯廠商都集成了專用

2019-06-19 05:00:06

JESD204B串行數(shù)據(jù)鏈路接口問題

MS-2503: 消除影響JESD204B鏈路傳輸?shù)囊蛩?/div>

2019-09-20 08:31:46

JESD204B偶爾失鎖的情況

使用AD6688時(shí)遇到一個(gè)JESD204B IP核問題。參考時(shí)鐘為156.25MHz，參數(shù)L=2，F(xiàn)=2，K=32，線速率為6.25Gbps，使用的為SYSREF always中的每個(gè)SYSREF都

2019-04-11 21:12:09

JESD204B接口標(biāo)準(zhǔn)信息理解

CGS。隨后，它會(huì)取消對 SYNC 的斷言，而 TX 和 RX 則都會(huì)進(jìn)入下一個(gè)狀態(tài)：初始信道對齊序列 (ILAS)。2. ILAS — JESD204B 協(xié)議的一個(gè)良好特性可實(shí)現(xiàn)通過 RX 模塊中

2018-09-13 14:21:49

JESD204B是什么工作原理？控制字符是什么？

JESD204B的工作原理JESD204B的控制字符

2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南

2019-05-28 12:08:12

JESD204B的優(yōu)勢

的青睞和關(guān)注也就不足為奇了，它具備如下系統(tǒng)級優(yōu)勢：更小的封裝尺寸與更低的封裝成本：JESD204B 不僅采用 8b10b 編碼技術(shù)串行打包數(shù)據(jù)，而且還有助于支持高達(dá) 12.5Gbps 的數(shù)據(jù)速率。這可顯著

2022-11-23 06:35:43

JESD204B的常見疑問解答

，使用JESD204B的雙通道ADC。大部分情況下，雙通道ADC針對兩個(gè)轉(zhuǎn)換器提供單個(gè)時(shí)鐘輸入。它將迫使ADC以同樣的頻率進(jìn)行模擬采樣。但對于某些特定的應(yīng)用而言，這類器件也可能采用兩個(gè)獨(dú)立的輸入時(shí)鐘，每個(gè)時(shí)鐘可

2024-01-03 06:35:04

JESD204B的系統(tǒng)級優(yōu)勢

這種應(yīng)用，您應(yīng)該考慮 LVDS 接口，因此它沒有在 JESD204B 上進(jìn)行數(shù)據(jù)串行化的延遲。如欲了解有關(guān) JESD204B 的更得意詳情，敬請參考其它資源：深入了解 JESD204B 接口的演變及其

2018-09-18 11:29:29

JESD204B轉(zhuǎn)換器的確定性延遲解密

處理模塊之間的任何延遲失配都會(huì)使性能下降。對于交錯(cuò)式處理而言,樣本對齊同樣是必需的;在交錯(cuò)式處理時(shí),一個(gè)轉(zhuǎn)換器樣本后緊跟另一個(gè)樣本,且時(shí)間僅為一個(gè)時(shí)鐘周期中的一小部分。JESD204B第三代高速串行

2018-10-15 10:40:45

JESD204B高速串行接口鏈路的均衡器優(yōu)化參考設(shè)計(jì)包括原理圖,物料清單及參考指南

in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a

2018-08-09 08:40:10

jesd204B調(diào)試經(jīng)驗(yàn)有哪些？注意事項(xiàng)是什么？

jesd204B調(diào)試經(jīng)驗(yàn)有哪些？注意事項(xiàng)是什么？

2021-06-21 06:05:50

jesd204b

我最近嘗試用arria 10 soc實(shí)現(xiàn)與ad9680之間的jesd204B協(xié)議，看了很多資料，卻依然感覺無從下手，不知道哪位大神設(shè)計(jì)過此協(xié)議，希望可以請教一番，在此先謝過。

2017-12-13 12:47:27

jesd204b ip核支持的線速率

因?qū)嶋H需求，本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù)，ADC發(fā)送的數(shù)據(jù)鏈路速率是15gbps, 廠家說屬于204b標(biāo)準(zhǔn)。我看到jesd204b的ip核標(biāo)準(zhǔn)最大是12.5gbps，但是支持的支持高達(dá)16.375 Gb/s的非標(biāo)準(zhǔn)線速率。請問我可以使用這個(gè)IP核接收ADC的數(shù)據(jù)嗎？

2020-08-12 09:36:39

測試JESD204無法正常工作

你好，我試圖僅在測試模式下測試JESD204B v6.2：001：無限期地發(fā)送/接收/K28.5/但首先在desing塊中有一個(gè)錯(cuò)誤：[BD 41-967] AXI接口引腳/ jesd204

2019-04-19 13:06:30

采用NI PXI平臺實(shí)現(xiàn)模塊化電子戰(zhàn)模擬系統(tǒng)

生成復(fù)雜的信號波形，可以在基于遠(yuǎn)程網(wǎng)絡(luò)架構(gòu)的工作站中，滿足軍用電子系統(tǒng)綜合功能測試的需求?！?b class="flag-6" style="color: red">NI PXI平臺是集小型化、模塊化與精確的同步性能于一體的完美解決方案?！?/div>

2019-07-19 07:49:42

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進(jìn)行映射的？

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進(jìn)行映射的

2023-12-04 07:27:34

AD9680通過0x570和0X56E寄存器快速配置JESD204B，電路鎖相環(huán)無法鎖定，204B無法正常輸出數(shù)據(jù)怎么解決？

9680測試評估中遇到問題：按照數(shù)據(jù)手冊中的配置步驟，關(guān)斷鏈路，通過0x570和0X56E寄存器快速配置JESD204B，鏈路上電后，電路鎖相環(huán)無法鎖定，204B無法正常輸出數(shù)據(jù)。

2023-12-05 08:04:26

AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應(yīng)相連?

芯片上JESD204B協(xié)議對應(yīng)的引腳（SYSREF、SYNCINB和SERDOUT）與ZYNQ7015芯片中的JESD204 IP核的端口對應(yīng)相連。

2023-12-15 07:14:52

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

JESD204B上進(jìn)行數(shù)據(jù)串行化的延遲。二，JESD204B協(xié)議相關(guān)介紹1、什么是JESD204B協(xié)議該標(biāo)準(zhǔn)描述的是轉(zhuǎn)換器與其所連接的器件（一般為FPGA和ASIC）之間的數(shù)GB級串行數(shù)據(jù)鏈路，實(shí)質(zhì)上

2019-12-03 17:32:13

FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場景

不僅要求絕對時(shí)延，而且需要最大限度地降低任何可能的延遲。對于這種應(yīng)用，依舊應(yīng)該考慮使用LVDS接口，因此它沒有在JESD204B上進(jìn)行數(shù)據(jù)串行化的延遲。二，JESD204B協(xié)議相關(guān)介紹1

2019-12-04 10:11:26

ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決？

always中的每個(gè)SYSREF都進(jìn)行同步模式，發(fā)現(xiàn)當(dāng)時(shí)AD9680配置完成，JESD204B IP核配置完成，啟動(dòng)SYSREF時(shí)鐘產(chǎn)生，第一個(gè)時(shí)鐘同步后rx_sync信號拉高一個(gè)SYSREF時(shí)鐘周期

2023-12-12 08:03:49

ad9680 JESD204B接口同步信號RX_SYNC失鎖請問怎么解決？

2018-08-08 07:50:35

一文讀懂JESD204B標(biāo)準(zhǔn)系統(tǒng)

JESD204B到底是什么呢？是什么導(dǎo)致了JESD204B標(biāo)準(zhǔn)的出現(xiàn)？什么是JESD204B標(biāo)準(zhǔn)？為什么關(guān)注JESD204B接口？

2021-05-24 06:36:13

串行LVDS和JESD204B的對比

匹配FPGA和轉(zhuǎn)換器的引腳輸出，迫使元件數(shù)增加，并使PCB復(fù)雜化。這加大了客戶系統(tǒng)的成本支出以及復(fù)雜程度；而這些問題可通過采用更有效的JESD204B接口加以解決。雷達(dá)和安全通信目前高級雷達(dá)接收器的脈沖

2019-05-29 05:00:04

為什么JESD204內(nèi)核不使用GTX通道綁定功能來對齊通道？

為什么JESD204內(nèi)核不使用GTX通道綁定功能來對齊通道？我試圖從AD接收數(shù)據(jù)，AD使用JESD204B協(xié)議傳輸數(shù)據(jù)。我的計(jì)劃是使用GTX核心并自己編寫JESD部分。我的項(xiàng)目需要兩個(gè)車道，我在初始

2020-08-18 10:03:51

以JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)

時(shí)鐘網(wǎng)絡(luò)。一，JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述本文以JESD204B subclass1來討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)。任何一個(gè)串行協(xié)議都離不開幀和同步，JESD204B也不例外，也

2019-12-17 11:25:21

使用AD9163的時(shí)候遇到JESD204B的SYNC信號周期性拉低如何解決？

我在使用AD9163的時(shí)候遇到JESD204B的SYNC信號周期性拉低。通過讀寄存器值如圖，發(fā)現(xiàn)REG470和REG471都為0xFF，而REG472始終為0.不知有誰知道是什么原因？該如何解

2023-12-04 07:30:17

關(guān)于JESD204B接口你想知道的都在這

關(guān)于JESD204B接口你想知道的都在這

2021-09-29 06:56:22

可實(shí)現(xiàn)JESD204B千兆次采樣ADC的同步基于Xilinx平臺的相位陣列雷達(dá)系統(tǒng)包含BOM，參考指南及光繪文件

傳播延遲。主要特色通過展示 JESD204B 千兆采樣 ADC 的同步來演示典型的相控陣列雷達(dá)子系統(tǒng)詳細(xì)介紹了所用的 LMK04828 時(shí)鐘解決方案測試結(jié)果顯示出 50ps 內(nèi)的同步，未使用任何特性化電纜，也未校準(zhǔn)傳播延遲討論了 Xilinx 固件開發(fā)，從而明確要求此子系統(tǒng)經(jīng)過測試，并包含示例配置文件

2018-08-15 07:16:07

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

。因此，用戶應(yīng)當(dāng)在設(shè)計(jì)中包含這個(gè)功能。8B/10B解碼錯(cuò)誤可能導(dǎo)致JESD204B鏈路重新初始化，但這并非是唯一的原因；因此，用戶在設(shè)計(jì)時(shí)應(yīng)能夠?qū)Ω魍ǖ赖慕獯a錯(cuò)誤進(jìn)行計(jì)數(shù)，從而確定鏈路重新同步的原因

2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時(shí)設(shè)計(jì)

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處（包括增大的信道密度）。此參考設(shè)計(jì)解決了其中一個(gè)采用新接口的挑戰(zhàn)：理解并設(shè)計(jì)鏈路延遲。一個(gè)示例實(shí)現(xiàn)

2018-11-21 16:51:43

如何采用系統(tǒng)參考模式設(shè)計(jì)JESD204B時(shí)鐘

LMK04821系列器件為該話題提供了很好的范例研究素材，因?yàn)樗鼈兪歉咝阅艿碾p環(huán)路抖動(dòng)清除器，可在具有器件和SYSREF時(shí)鐘的子類1時(shí)鐘方案里驅(qū)動(dòng)多達(dá)七個(gè)JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型

2022-11-18 06:36:26

如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

JESD204B數(shù)模轉(zhuǎn)換器的時(shí)鐘規(guī)范是什么？JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢？如何去實(shí)現(xiàn)JESD204B時(shí)鐘？

2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？

和DAC不能通過這些高速串行接口進(jìn)行配置，就是說FPGA與轉(zhuǎn)換器無法與任何常用標(biāo)準(zhǔn)接口，利用高串行-解串(SERDES)帶寬。新型轉(zhuǎn)換器與JESD204B之類的FPGA接口較為復(fù)雜，如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？

2021-04-06 09:46:23

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

interface.　　開發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC的問題。其動(dòng)機(jī)在于通過采用可調(diào)整高速串行接口，對接口進(jìn)行標(biāo)準(zhǔn)化

2021-11-03 07:00:00

帶JESD204B輸出的14位170Msps雙通道ADC

DC1974A-C，LTC2122演示板，14位，170Msps雙通道ADC，帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標(biāo)準(zhǔn)的CML輸出的LTC2122,14位雙

2019-06-20 08:05:16

無法在Vivado 2013.4中為JESD204B v5.1生成比特流

嗨，我嘗試在Vivado 2013.4中構(gòu)建我們的設(shè)計(jì)并構(gòu)建Xilinx JESD204B設(shè)計(jì)示例，我收到以下錯(cuò)誤：錯(cuò)誤：[Common 17-69]命令失?。捍嗽O(shè)計(jì)包含不支持比特流生成的內(nèi)核

2018-12-10 10:39:23

時(shí)序至關(guān)重要：怎么提高JESD204B時(shí)鐘方案的性能

編號的步驟可以互換。表1：能啟用不同SYSREF模式的寄存器寫入序列 JESD204B標(biāo)準(zhǔn)是減少布局工作量，同時(shí)在信號轉(zhuǎn)換器和邏輯器件之間采用串行化數(shù)據(jù)傳輸。通過充分利用JESD204B致能時(shí)鐘器件

2018-09-06 15:10:52

構(gòu)建JESD204B鏈路的步驟

作者：Ken C在上篇博客《理解JESD204B協(xié)議》中，我對 JESD204B 協(xié)議中的三個(gè)狀態(tài)進(jìn)行了概括性的功能介紹。這三個(gè)狀態(tài)對于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要，它們

2018-09-13 09:55:26

構(gòu)建JESD204B鏈路的步驟

在上篇博客《理解JESD204B協(xié)議》中，我對 JESD204B 協(xié)議中的三個(gè)狀態(tài)進(jìn)行了概括性的功能介紹。這三個(gè)狀態(tài)對于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要，它們是：代碼組同步

2022-11-21 07:18:42

請問AD9683的引腳如何與zynq 7015芯片中的 JESD204 ip核端口對應(yīng)相連？

芯片上JESD204B協(xié)議對應(yīng)的引腳（SYSREF、SYNCINB和SERDOUT）與ZYNQ7015芯片中的JESD204 IP核的端口對應(yīng)相連。[/td][td]

2018-09-05 11:45:31

通過同步多個(gè)JESD204B ADC實(shí)現(xiàn)發(fā)射器定位參考設(shè)計(jì)

探討如何同步多個(gè)帶JESD204B 接口的模數(shù)轉(zhuǎn)換器 (ADC) 以便確保從 ADC 采樣的數(shù)據(jù)在相位上一致。特性同步 2 個(gè)采樣頻率為 3.072GHz 的千兆采樣 ADC系統(tǒng)可擴(kuò)展到超過 2 個(gè)

2022-09-19 07:58:07

高通道數(shù)JESD204B菊鏈可擴(kuò)展時(shí)鐘解決方案

描述高速多通道應(yīng)用需要低噪聲、可擴(kuò)展且可進(jìn)行精確通道間偏斜調(diào)節(jié)的時(shí)鐘解決方案，以實(shí)現(xiàn)最佳系統(tǒng) SNR、SFDR 和 ENOB。此參考設(shè)計(jì)支持在菊鏈配置中增加 JESD204B 同步時(shí)鐘。此設(shè)計(jì)可提供

2018-12-28 11:54:19

JESD204B FPGA調(diào)試軟件加快高速設(shè)計(jì)速度

全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商ADI今天發(fā)布了一款基于FPGA的參考設(shè)計(jì)及配套軟件和HDL代碼，該參考設(shè)計(jì)可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。該軟件為JESD204B

2013-10-17 16:35:20

909

在Xilinx_FPGA上快速實(shí)現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實(shí)現(xiàn) JESD204B

2016-01-04 18:03:06

如何構(gòu)建JESD204B 有效鏈路

2017-04-08 04:38:04

2689

JESD204B協(xié)議概述

2017-04-08 04:48:17

2131

基于JESD204B高速數(shù)據(jù)傳輸協(xié)議通過DDC魔法乘以ADC的虛擬通道數(shù)

JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議，采用8位/10位編碼和加擾技術(shù)，旨在確保足夠的信號完整性。針對JESD204B標(biāo)準(zhǔn)，總吞吐量變?yōu)樵诖嗽O(shè)置中，由于AD9250中沒有其他數(shù)字處理任務(wù)，所以JESD204B鏈路（JESD204B發(fā)射器）一目了然。

2017-09-08 11:36:03

JESD204B中自同步加擾及解擾電路設(shè)計(jì)（AD/DA傳輸協(xié)議）

（ADC/DAC ）與邏輯設(shè)備（ASIC/FPGA）之間的數(shù)據(jù)吞吐率。JESD204B 協(xié)議將加擾處理作為發(fā)送端數(shù)據(jù)鏈路層的首個(gè)環(huán)節(jié)，對傳輸層輸人的幀數(shù)據(jù)進(jìn)行隨機(jī)化處理;在接收端方面，將解擾作為數(shù)據(jù)鏈路層的最后一個(gè)處理環(huán)節(jié)，還原數(shù)據(jù)。擾碼的作用主要分為兩個(gè)方面：其一，數(shù)據(jù)經(jīng)過加擾的隨機(jī)化處

2017-10-31 17:16:19

通過ADC來詳細(xì)了解JESD204B規(guī)范的各層

隨著高速ADC跨入GSPS范圍，與FPGA(定制ASIC)進(jìn)行數(shù)據(jù)傳輸?shù)氖走x接口協(xié)議是JESD204B。為了捕捉頻率范圍更高的RF頻譜，需要寬帶RF ADC。在其推動(dòng)下，對于能夠捕捉更寬帶寬并支持

2017-11-16 18:48:16

9537

JESD204B SystemC module 設(shè)計(jì)簡介(一)

本設(shè)計(jì)致力于用SystemC語言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型，描述JESD204B的所有行為，并且能夠保證用戶可以通過該JESD204B的SystemC庫，進(jìn)行JESD204B行為的仿真

2017-11-17 09:36:56

3002

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進(jìn)一步了解 JESD204B 接口，包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進(jìn)，以及對系統(tǒng)設(shè)計(jì)工程師有何影響。

2017-11-18 02:57:01

13942

JESD204B接口及協(xié)議狀態(tài)過程

在使用我們的最新模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)設(shè)計(jì)系統(tǒng)時(shí)，我已知道了很多有關(guān) JESD204B接口標(biāo)準(zhǔn)的信息，這些器件使用該協(xié)議與FPGA 通信。

2017-11-18 04:10:55

2945

針對高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗(yàn)證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進(jìn)入市場，并且支持JESD204B標(biāo)準(zhǔn)的產(chǎn)品預(yù)計(jì)會(huì)在不久的將來大量面世。JESD204B接口

2017-11-18 18:57:16

2789

JESD204B DSP套件的基本介紹

該視頻重點(diǎn)介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件，該套件采用Xilinx Kintex UltraScale KCU105開發(fā)板，KU40器件與ADI公司的AD-FMCDAQ2-EBZ高速模擬FMC模塊配合使用。

2018-11-26 06:53:00

2770

JESD204B接口標(biāo)準(zhǔn)中的眼圖測量

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-01 06:19:00

3157

JESD204B接口中的眼圖測量方法

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-19 06:06:00

4377

實(shí)現(xiàn)JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)的方法和技巧（3.3）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同展示兩種JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)，同時(shí)介紹其實(shí)現(xiàn)技巧。

2019-07-03 06:14:00

1959

JESD204B在A/D轉(zhuǎn)換器到FPGA設(shè)計(jì)中的作用（3.2）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同講解JESD204B介面標(biāo)準(zhǔn)的重要性，同時(shí)介紹它在A/D轉(zhuǎn)換器到FPGA設(shè)計(jì)中的作用。

2019-07-03 06:13:00

1292

AD9675：采用JESD204B的八進(jìn)制超聲波AFE數(shù)據(jù)表

AD9675：采用JESD204B的八進(jìn)制超聲波AFE數(shù)據(jù)表

2021-04-16 10:09:00

JESD204B是否真的適合你

的布局以及更少的引腳數(shù)。因此它能獲得工程師的青睞和關(guān)注也就不足為奇了，它具備如下系統(tǒng)級優(yōu)勢：更小的封裝尺寸與更低的封裝成本：JESD204B 不僅采用 8b10b 編碼技術(shù)串行打包數(shù)據(jù)，而且還有

2021-11-10 09:43:33

528

JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述

明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后，可以使用上位機(jī)通過千兆網(wǎng)來配置AD9144和AD9516板卡，實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JESD204B時(shí)鐘網(wǎng)絡(luò)。

2022-07-07 08:58:11

1296

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路

2022-11-04 09:52:11

理解JESD204B協(xié)議

理解JESD204B協(xié)議

2022-11-04 09:52:12

JESD204B：適合您嗎？

JESD204B：適合您嗎？

2022-11-07 08:07:23

JESD204B學(xué)習(xí)手冊

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳，所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

2022-12-22 09:45:18

1774

FMC子卡設(shè)計(jì)原理圖：FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模塊, 超寬帶接收機(jī), 多通道MIMO通信, JESD204B板卡, JESD204B

2023-01-06 10:06:44

439

在賽靈思FPGA上快速實(shí)現(xiàn)JESD204B

JESD204是一款高速串行接口，用于將數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）連接到邏輯器件。該標(biāo)準(zhǔn)的修訂版B支持高達(dá)12.5 Gbps的串行數(shù)據(jù)速率，并確保JESD204鏈路上的可重復(fù)確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高，JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。

2023-01-09 16:41:38

2969

JED204B是什么？JESD204B的分類及優(yōu)缺點(diǎn)介紹

大部分的ADC和DAC都支持子類1，JESD204B標(biāo)準(zhǔn)協(xié)議中子類1包括：傳輸層，鏈路層，物理層。在少部分資料中也會(huì)介紹含有應(yīng)用層，應(yīng)用層是對JESD204B進(jìn)行配置的接口，在標(biāo)準(zhǔn)協(xié)議中是不含此層，只是為了便于理解，添加的一個(gè)層。

2023-05-10 15:52:55

1376

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本，適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進(jìn)行高速數(shù)據(jù)采集設(shè)計(jì)，您會(huì)聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢，因?yàn)樗ǜ唵蔚牟季趾透俚囊_數(shù)。

2023-05-26 14:49:31

361