數(shù)字前端設(shè)計人員的目標是使用最小的PA達成要求的PF

時間也是一種消耗（PA）

1.PPA到PA和PF

PPA是數(shù)字IC設(shè)計逃不開的概念，分別是P（Performance）、P（Power）和A（Area），分別代表芯片的性能、功耗和面積。從產(chǎn)品的角度看來，就是用戶基于這塊芯片能獲得什么（Performance），購買成本是多少（Area），使用成本是多少（Power）。我更傾向于將其拆分為兩類，即PF和PA，分別代表功能和消耗：

*PF：即性能（Performance）和功能（Function），這里將原始的Performance拆分為兩個部分。功能（Function）是定性的，即這塊芯片支持什么功能，性能（Performance）是定量的，表示這塊芯片這個功能支持的怎么樣，這兩個指標用來衡量芯片的能力。

*PA：即功耗（Power）和面積（Area），這里使用的就是原始的P和A概念，這兩個指標用來衡量芯片的消耗。

我們簡單的來看一下一塊虛構(gòu)CPU的簡介，如下表所示：

其中，型號、工藝屬于基本信息，而內(nèi)核數(shù)、線程數(shù)、頻率屬于Performance信息，即定量的用于描述性能的信息，以頻率為例，在同架構(gòu)下和核心、線程數(shù)下，一般頻率高的性能高，最高頻率2.2GHz的性能一般高于1.1GHz，但是不影響支持相同的功能，可能僅是運行時間更長。而支持指令集、高速接口、視頻接口屬于Function信息，以指令集為例，這里就不支持RV32E的指令，RV32E指令在這里無法正常運行。而封裝大小屬于Area、典型功耗屬于Power，這些描述了芯片的消耗，一般來說和售價、散熱成本、使用成本掛鉤。

2.PA和PF的取舍

對于PA和PF，不同類型的芯片有不同的取舍，如下圖所示：

真正的高性能低功耗芯片是不存在的，性能的提升必定伴隨消耗的增加，在前摩爾時代，這些消耗可能被工藝的迭代抵消，但后摩爾時代隨著工藝迭代放緩，PA和PF的關(guān)系越來越成正相關(guān)，甚至線性。因此要求芯片規(guī)劃人員給出更為精確的需求，確定芯片的使用場景，把功耗花在最需要的功能上。

低PA-低PF的常見場景為嵌入式設(shè)備，以樂鑫ESP32-C3為例，該芯片定義為“極低功耗SoC”，提供WIFI和藍牙解決方案，在Active狀態(tài)的功耗約為1W，有單核RSIC-V核心，頻率160MHz，WIFI支持2.4G。而高PA-高PF的典型場景為云端設(shè)備，以英特爾至強W-3365為例，其TDP達到了270W，封裝面積為77.5mmx56.5mm，建議售價來到3851美元，而換來的是32核64線程，可支持4TB內(nèi)存、64條PCIe通道的性能。

3.設(shè)計人員眼中的PPA（PAPF）

對于數(shù)字前端設(shè)計人員，一般會固定PA或PF中的一個進行設(shè)計：

*固定PA：給定消耗（例如硅片面積）要求達到最高的性能（例如算力），這種設(shè)計模式一般出現(xiàn)在國內(nèi)科研性質(zhì)的項目中，尤其常見于MPW模式下的科研性質(zhì)芯片。在這種模式下每個芯片分到的硅片面積是固定的，一般芯片設(shè)計的主導(dǎo)者（一般為教授或研究員）會要求設(shè)計人員（一般是學(xué)生）在固定的面積下創(chuàng)新架構(gòu)或微架構(gòu)，以達到更高的性能。

*固定PF：給定性能（例如支持能力）要求達到最少的消耗（例如功耗），這種設(shè)計模式是常規(guī)的商業(yè)化項目使用的模式。芯片規(guī)劃者和設(shè)計者處于不同的角色，芯片規(guī)劃者基于當前的市場等多種因素規(guī)劃芯片的應(yīng)用場景，再反推出芯片的規(guī)格，給設(shè)計人員提供需要支持的功能、性能限制和消耗限制。設(shè)計人員需要基于芯片需求進行設(shè)計，以最小的代價達成需求規(guī)劃人員給出的各項需求

固定PF的方式我認為是更加合理的方案，所以對于設(shè)計人員而言，核心競爭力是使用更少的PA實現(xiàn)規(guī)定的PF；對于超出需求的PF，則不是硬需求，超出的PF一般也會帶來額外的PA，是否應(yīng)用也需要由芯片規(guī)劃人員進行決策。

4.PA的組成和時間消耗

一個芯片的PA由以下幾個部分組成：

1.由需求規(guī)定的PF引入的PA：這部分是固定需要引入的，優(yōu)秀的架構(gòu)、微架構(gòu)設(shè)計和實現(xiàn)方法可以降低固定PF下的PA消耗

2.由于更高PF引入的PA：這部分是否引入需要芯片規(guī)劃人員進行決策，更高的PF帶來的競爭優(yōu)勢可能被PA的增加沖抵

3.物理性PA消耗：由時鐘樹、復(fù)位樹、供電部分引入的PA消耗

4.質(zhì)量性PA消耗：用于提高設(shè)計質(zhì)量的PA，例如DFT、MBIST等標準化測試電路，自定義測試接口，Debug信號，保護電路等用于提升質(zhì)量帶來的PA消耗

5.時間性PA消耗：由于使用IP、代碼復(fù)用引入的PA消耗，后文會詳細描述

6.物理設(shè)計PA消耗：由后端人員引入的PA消耗，一般為前端不可見內(nèi)容，例如由于繞線資源不足產(chǎn)生的額外面積等

對于前端設(shè)計人員來說，主要的工作是權(quán)衡1、2、4、5四個點。需要注意的是設(shè)計時間在廣義上也是一種成本，隨著摩爾定律放緩，一代架構(gòu)一代工藝的升級道路已經(jīng)越來越艱難，對設(shè)計的迭代速度也提升了要求，現(xiàn)在流行的先進封裝、chiplet、IP、硬件敏捷開發(fā)都從不同的角度提升了設(shè)計的迭代速度。

以IP為例，對于類似的功能，使用IP和定制代碼實現(xiàn)相同的PF，IP消耗的PA一定大于等于定制代碼，但是對于一個IP能覆蓋的多個類似的功能，如果都使用定制代碼開發(fā)，會引入額外的時間消耗（包括設(shè)計實現(xiàn)消耗和驗證時間消耗），因此很多情況下會使用IP以一定的PA為代價，降低硬件的開發(fā)時間。