LTC4370 是一款雙電源均流二極管 “合路” 控制器，用 MOSFET 構(gòu)成理想二極管。以這種方式，LTC4370 可主動地平衡兩個電源的輸出電流，甚至是那些輸出電壓不相等的電源。就兩個電壓不相等的輸入電源而言，控制電壓較高的電源之二極管正向電壓，以平衡均分的負(fù)載電流。最大可允許壓降由 LTC4370 RANGE 引腳端的一個電阻器設(shè)定。

通常情況下，用 LTC4370 均分兩個電源的輸出電流，當(dāng)一個電源降至低于 LTC4370 RANGE 引腳設(shè)定的共享電壓門限時，另一個電源能夠提供全部負(fù)載電流 (參見配文)。

然而，在非冗余系統(tǒng)中，仍然能夠?qū)崿F(xiàn)使用均流功能的優(yōu)勢，這時兩個電源的負(fù)載電流之和等于或超過負(fù)載所需電流。

在正常運(yùn)行時，LTC4370 允許電壓較高的電源提供全部負(fù)載電流，但是在另一個電源不能提供全部電流的情況下，必須防止這樣運(yùn)行。本文介紹了在這種情況發(fā)生時，一種停用下游負(fù)載的解決方案。

在正常運(yùn)行時，LTC4370 監(jiān)視兩個電源的電流。通常情況下，使用一個完美的二極管時，電壓較高的電源會向負(fù)載提供全部電流。LTC4370 通過線性地控制電壓較高電源的 MOSFET 來防止發(fā)生這種情況，以提供與電壓較低電源相等的電流。所允許的最大壓差由 RANGE 引腳和地之間的電阻器決定。

當(dāng)輸入電源電壓之差增大至超出設(shè)定范圍時，LTC4370 停用均流功能。有兩個報(bào)警輸出，各自監(jiān)視每個 MOSFET 柵極的控制電壓。在正常運(yùn)行時，如果任一 MOSFET 關(guān)斷 (表明電壓差超出設(shè)定范圍)，與其相關(guān)的 FETON 信號就設(shè)定為邏輯低。

理論上，看似如果這些信號通過一個邏輯 AND 功能電路，那么就可用來控制下游負(fù)載，從而當(dāng) MOSFET 關(guān)斷時 (表明均流失效) 停用下游負(fù)載。然而，當(dāng)通過 MOSFET 的電流為零時，這些信號都返回邏輯低狀態(tài)。在這種情況下，隨著下游負(fù)載被停用且不吸取電流，系統(tǒng)會無限期保持這種狀態(tài)。

這里介紹的解決方案檢測輸入電壓差，并在檢測到設(shè)定的電源電壓之差時，停用下游負(fù)載。這個電壓差設(shè)定為低于 LTC4370 的最大電壓門限。如果檢測到失衡情況，那么下游電源就被停用。為了防止發(fā)生震蕩情況，電路進(jìn)入打嗝模式，電源每隔 3.2 秒周期性接通 200ms。方框圖如圖 1 所示。

圖 1：電流求和電路的方框圖

如方框圖所示，兩個比較器用于檢測什么時候電源輸入 V_INA和 V_INB 之間差異的絕對值超過了實(shí)現(xiàn)正確均流所允許的數(shù)值。當(dāng)發(fā)生這種情況時，假真 “或”(OR) 門為邏輯高電平，從而使能打嗝電路。正常情況下，打嗝電路的輸出為邏輯高電平，以使能下游負(fù)載。當(dāng)檢測到超出范圍的故障情況時，打嗝電路被激活，從而引起一個邏輯低電平以停用下游負(fù)載。打嗝電路在 200ms 的導(dǎo)通周期里監(jiān)視電壓差動，并在故障情況被清除時停用。

圖 2 顯示了完整的解決方案。在圖 2 中，U2 和 U3 是用來檢測 V_INA和 V_INB電壓差的 LT1716 Over-The-Top? 電壓比較器。

圖 2：完整的負(fù)載均分設(shè)計(jì)

比較器的門限偏移電壓由電流吸收晶體管 Q5 和 Q6 結(jié)合 R8 和 R9 提供。Q5 和 Q6 的集電極電流用晶體管 Q1、Q2、Q3 和 U6 穩(wěn)定在 100μA，U6 是 LT6650 電壓基準(zhǔn)。在這種情況下，R8 和 R9 設(shè)定為 3.01k，從而產(chǎn)生 300mV 偏移。這些電阻器的值可以更改，以提供不同的偏移，與 LTC4370 的偏移電壓相匹配。

當(dāng)比較器 U2 或 U3 達(dá)到該偏移決定的門限時，它們的輸出就變成邏輯低，從而啟動打嗝電路。

U4 是 74HC132 四通道 CMOS NAND 門控電路，每個輸入都具遲滯。U5 是 74HC163 4 位可編程 CMOS 計(jì)數(shù)器。

當(dāng) V_INA 和 V_INB 在 R8 和 R9 設(shè)定的門限以內(nèi)時，U4A 的輸出為邏輯低。當(dāng)V_INA 和 V_INA 超出這一門限時，相應(yīng)的比較器輸出變?yōu)檫壿嫷?，?dǎo)致 U4A 的輸出變?yōu)檫壿嫺摺?/span>

U4A 的一個邏輯高電平輸出由 U4B 進(jìn)行反相，因而在 NOR 門 U4C 的一個輸入端上產(chǎn)生一個邏輯低電平。U4C 的合成邏輯高電平輸出導(dǎo)致計(jì)數(shù)器 U5 開始計(jì)數(shù)。第一個計(jì)數(shù)為零，致使 TC (終止計(jì)數(shù)) 引腳變至邏輯低電平。由于從其輸出至 NOR 門 U4C 的另一個輸入之反饋的原因，該輸出在接下來的 15 個計(jì)數(shù)中保持低電平，這與來自 U11B 的輸入無關(guān)。在進(jìn)行第 16 個計(jì)數(shù)時，TC 變至高電平并持續(xù) 200ms 的時間。在此期間，下游負(fù)載被使能。如果比較器確定電壓差在限值范圍之內(nèi)，則計(jì)數(shù)器停止計(jì)數(shù) (TC 輸出保持邏輯高電平)，從而使能負(fù)載。倘若電壓差不在限值范圍之內(nèi)，則計(jì)數(shù)器重新開始計(jì)數(shù)，并計(jì)數(shù)到 15 (TC 輸出為邏輯低電平)。這樣，負(fù)載每 3.2 秒使能一次，持續(xù)時間為 200ms，直到故障情況被清除為止。

時鐘由 U4D 提供，U4D 是一個遲滯張弛振蕩器，周期為 200ms，由 R14 和 C7 設(shè)定。

U1 是 LTC4370，提供均流功能。其門限由 R1 設(shè)定為 300mV。這個器件的運(yùn)行在數(shù)據(jù)表中有介紹。

對其他電路的供電來自 LTC4370 的 VCC。