電子發(fā)燒友網(wǎng)報道（文/吳子鵬）以前談?wù)?a href="http://www.www27dydycom.cn/tags/ai/" target="_blank">AI創(chuàng)新，更多會聚焦在核心處理器和算法上。不過，隨著AI功能的復(fù)雜度提升，傳統(tǒng)形式的IC設(shè)計已經(jīng)很難覆蓋全部的功能，系統(tǒng)級創(chuàng)新成為創(chuàng)新的新動能。在2024新思科技開發(fā)者大會上，新思科技主要闡述的便是如何通過EDA工具、IP和一系列軟硬件解決方案從芯片到系統(tǒng)賦能創(chuàng)新，和廣大開發(fā)者一起共創(chuàng)萬物智能的未來。

新思科技總裁兼首席執(zhí)行官蓋思新（Sassine Ghazi）表示：“三十多年來，我們不斷超越自己，致力于加速科技創(chuàng)新，以更好地賦能芯片公司、系統(tǒng)級公司乃至整個產(chǎn)業(yè)生態(tài)的發(fā)展?！睘榇?，新思科技推出了“從芯片到系統(tǒng)設(shè)計解決方案”的創(chuàng)新設(shè)計范式，通過全球領(lǐng)先的AI驅(qū)動型EDA全面解決方案Synopsys.ai和電子數(shù)字孿生技術(shù)、廣泛且經(jīng)驗證的IP產(chǎn)品組合、以及3DIC系統(tǒng)設(shè)計解決方案，全面助力AI、智能汽車、智能制造等前沿科技領(lǐng)域應(yīng)對挑戰(zhàn)，大幅提升他們的研發(fā)能力和生產(chǎn)力。

EDA和AI的雙向奔赴

新思科技在通過EDA工具和相關(guān)方案賦能AI產(chǎn)業(yè)的發(fā)展，同時新思科技的EDA工具也是AI技術(shù)蓬勃發(fā)展的受益者。以蓋思新提到的Synopsys.ai為例，Synopsys.ai是一個全棧式的AI驅(qū)動型EDA解決方案，在整個EDA堆棧中充分利用生成式人工智能（GenAI）力量，進(jìn)一步提高先進(jìn)芯片設(shè)計達(dá)成結(jié)果的效率。Synopsys.ai通過對話智能來提供協(xié)作、生成和自主功能。在大語言模型（LLM）的支持下，Synopsys.ai的GenAI功能可以部署在任何本地環(huán)境或云環(huán)境中。在Synopsys.ai套件中集成GenAI將為芯片開發(fā)者提供協(xié)作功能，以及專業(yè)化的工具指導(dǎo)；用于RTL設(shè)計、驗證及其他輔助資料創(chuàng)建的生成功能；用自然語言方式創(chuàng)建工作流程的自主功能。

利用這些先進(jìn)的工具，新思科技可以幫助開發(fā)者更好地實現(xiàn)AI方案創(chuàng)新。我們在開篇提到了系統(tǒng)級創(chuàng)新，事實上當(dāng)前復(fù)雜的AI SoC就是一個大的系統(tǒng)。新思科技擁有完整的解決方案，幫助完成復(fù)雜SoC的設(shè)計。比如，新思科技提供一系列異構(gòu)集成綜合技術(shù)來應(yīng)對多芯粒系統(tǒng)的設(shè)計挑戰(zhàn)，包括早期架構(gòu)探索、Chiplet（芯粒）互聯(lián)、硅IP、系統(tǒng)簽核和測試診斷等方案。

在這些方案里，新思科技3DIC Compiler是業(yè)內(nèi)僅有的統(tǒng)一、2.5和3D多裸晶芯片封裝協(xié)同設(shè)計與分析平臺，3DIC Compiler建立在新思科技Fusion Design Platform的通用的、統(tǒng)一數(shù)據(jù)模型的基礎(chǔ)架構(gòu)之上，并結(jié)合了眾多變革性的多芯粒設(shè)計功能，以提供一個從架構(gòu)到簽核的完整的平臺。

相信隨著科技的發(fā)展，新思科技會將更多創(chuàng)新技術(shù)融入EDA工具中，也會賦能更廣泛的智能化應(yīng)用。正如新思科技全球資深副總裁、新思中國董事長兼總裁葛群先生所言，新思科技將加速技術(shù)創(chuàng)新步伐，與千行百業(yè)“在一起”，與開發(fā)者“在一起”，打造從芯片到系統(tǒng)的超融合創(chuàng)新平臺，為全球科技發(fā)展提供源源不斷的動力。

全球領(lǐng)先的40G UCIe IP

當(dāng)AI芯片成為一個復(fù)雜的系統(tǒng)之后，芯片內(nèi)部的互聯(lián)就變得非常關(guān)鍵。尤其是在Chiplet逐漸成為設(shè)計復(fù)雜SoC的有效手段之后，互聯(lián)的敏捷設(shè)計和效率就變得更加重要。在構(gòu)建多芯粒系統(tǒng)時，UCIe（Unified Chiplet Interconnect Express）被寄予厚望。

UCIe是一個綜合規(guī)范，定義了一個完整的die-to-die互連堆棧，支持多種協(xié)議，包括PCIe、CXL和廠商定義的流式協(xié)議。它采用各種數(shù)據(jù)包（flit）格式作為傳輸機(jī)制，并允許使用原始格式，在這種情況下可以繞過芯片間（Die-to-Die， D2D）適配器的CRC/重試功能。UCIe確保了兼容設(shè)備的互操作性，這是實現(xiàn)多die系統(tǒng)市場的強(qiáng)制性要求。

為了更好地幫助開發(fā)者利用好UCIe協(xié)議，新思科技正式發(fā)布全球領(lǐng)先的40G UCIe IP。新思科技40G UCIe IP的完整解決方案包括了物理層、控制器和驗證IP，是新思科技全面、可擴(kuò)展的多芯片系統(tǒng)設(shè)計解決方案的關(guān)鍵組成部分，可實現(xiàn)從早期架構(gòu)探索到制造的快速異構(gòu)集成。新思科技40G UCIe IP支持有機(jī)基板和高密度先進(jìn)封裝技術(shù)，使開發(fā)者能夠靈活地探索適合其需求的封裝選項。

新思科技40G UCIe IP帶來非常多的創(chuàng)新功能。比如，新思科技40G UCIe IP提供了測試和芯片生命周期管理 (SLM) 功能，可以幫助開發(fā)者顯著提升多芯粒系統(tǒng)的可靠性；新思科技40G UCIe IP提供單參考時鐘功能，簡化了時鐘架構(gòu)并優(yōu)化了功耗；新思科技40G UCIe IP支持業(yè)界廣泛的芯片上互連結(jié)構(gòu)，包括 AXI、CHI 芯片到芯片、streaming、PCI Express 和 CXL，保障了開發(fā)者設(shè)計的靈活性。

蓋思新在介紹新思科技40G UCIe IP時提到，新思科技40G UCIe IP面向AI、數(shù)據(jù)中心等領(lǐng)域提供全球領(lǐng)先的高帶寬，并且能夠在整個芯片生命周期內(nèi)提高可測試性和可靠性，助力芯片產(chǎn)業(yè)提升生產(chǎn)力，持續(xù)加速Multi-Die等前沿科技的發(fā)展。

結(jié)語

在人工智能時代，應(yīng)用對算力需求的速度要快于芯片的發(fā)展速度，在2024新思科技開發(fā)者大會和一些公開報告上都提到了這一點。當(dāng)傳統(tǒng)意義上的芯片算力跟不上AI應(yīng)用的需求時，多芯粒系統(tǒng)成為突破性能的關(guān)鍵，新思科技能夠提供完整的、領(lǐng)先的解決方案，幫助開發(fā)者應(yīng)對復(fù)雜SoC的設(shè)計，讓AI硬件系統(tǒng)性能提升換擋提速。