FPGA 通常按照邏輯容量進(jìn)行分類，這種方式固然簡單，但未能充分體現(xiàn)現(xiàn)代 FPGA 作為可更改的片上系統(tǒng)所能提供的豐富功能和資源。

現(xiàn)代中端FPGA的主要亮點(diǎn)

- 高性能邏輯結(jié)構(gòu)，可支持嚴(yán)苛的邏輯需求；

- 針對內(nèi)存接口和收發(fā)器的硬核 IP；

- 部分重配置，無需停機(jī)即可調(diào)整；

- 集成處理器，可提高能效和速度。

高性能邏輯結(jié)構(gòu)

事實(shí)上，邏輯容量僅僅是 FPGA 邏輯結(jié)構(gòu)的其中一個(gè)指標(biāo)。大多數(shù)需要中端設(shè)備密度的應(yīng)用，還需要邏輯以足夠快的速度運(yùn)行，從而跟上高速收發(fā)器和現(xiàn)代內(nèi)存接口的速度。

由于復(fù)雜邏輯所需層數(shù)過多，使用基礎(chǔ)的 4 輸入查找表(LUT) 無法達(dá)到這種性能水平，還會限制運(yùn)行頻率。要達(dá)到中端性能水平，至少需要 6 輸入 LUT，而Altera 提供的更先進(jìn)的 8 輸入自適應(yīng)邏輯模塊 (ALM)則更為理想。

硬核 IP/內(nèi)存控制器

中端 FPGA 的另一個(gè)重要組成部分是硬核 IP，尤其是內(nèi)存控制器。許多應(yīng)用都需要外存，利用現(xiàn)代內(nèi)存接口，以可管理的引腳數(shù)實(shí)現(xiàn)設(shè)備的數(shù)據(jù)輸入和輸出，這一點(diǎn)非常重要。

而在可編程設(shè)備中，要實(shí)現(xiàn)這類接口的高速數(shù)據(jù)傳輸并非易事。鑒于這一 IP 在應(yīng)用中非常常見，并且內(nèi)存接口已經(jīng)實(shí)現(xiàn)標(biāo)準(zhǔn)化，因此采用硬核模塊來實(shí)現(xiàn)這些功能是更佳的選擇。與邏輯結(jié)構(gòu)中的實(shí)現(xiàn)方式相比，硬核模塊可確保滿足時(shí)序要求，還能顯著減小占用的芯片面積，這對于 PCIe 或以太網(wǎng)控制器等其他常見 IP 模塊也同樣適用。

高速收發(fā)器

由于向邏輯模塊和內(nèi)存進(jìn)行數(shù)據(jù)傳輸需要高速通道，因此與內(nèi)存接口一樣，高速收發(fā)器也是中端 FPGA 的關(guān)鍵特性之一。FPGA 用途廣泛，適用于許多應(yīng)用，而收發(fā)器也需要具有同樣的靈活性。

用戶需要選擇配備靈活收發(fā)器的設(shè)備和擁有龐大 IP 庫的公司，以便滿足所需標(biāo)準(zhǔn)。隨著收發(fā)器速度的提高，信號完整性問題愈發(fā)凸顯，Quartus Prime 收發(fā)器工具包等先進(jìn)工具在開發(fā)過程中顯得尤為重要。綜上所述，在評估中端 FPGA 時(shí)，務(wù)必要把收發(fā)器工具和 IP 庫納入考量范圍。

部分重配置

FPGA 的一大優(yōu)勢在于能夠根據(jù)需要即時(shí)改變行為，這種能力可用于修復(fù)錯(cuò)誤、適應(yīng)不斷變化的標(biāo)準(zhǔn)、增加新功能并加速產(chǎn)品上市。

在某些情況下，必須在不關(guān)閉系統(tǒng)的情況下應(yīng)用更新，這可能要依靠 FPGA 內(nèi)部的某些邏輯結(jié)構(gòu)，而部分重配置則讓無中斷更新成為可能。此外，由于用戶可以通過動態(tài)更換邏輯來實(shí)現(xiàn)邏輯資源分時(shí)共享，部分重配置還有助于在更小的設(shè)備中實(shí)現(xiàn)功能（或在不增加設(shè)備面積的情況下增加功能）。

硬核處理器子系統(tǒng) (HPS)

如今，幾乎所有電子設(shè)備都采用了某種形式的處理器。每個(gè)可編程邏輯設(shè)備內(nèi)部或旁邊可能都有一個(gè)處理器。出色的 FPGA 供應(yīng)商會提供軟核和硬核處理器等一系列嵌入式處理器供用戶選擇。在處理器和邏輯模塊之間傳輸數(shù)據(jù)時(shí)，F(xiàn)PGA 中的集成處理器具有顯著優(yōu)勢，可以節(jié)省功耗和引腳。

與常見的 IP 模塊一樣，硬核處理器較邏輯內(nèi)部的處理器速度更快，能效和芯片面積效率更高。過去，與獨(dú)立嵌入式處理器相比，集成處理器的性能有限，但Agilex 5等新型中端設(shè)備中的集成處理器可與許多工業(yè)嵌入式處理器相媲美。在選擇中端 FPGA 時(shí)，需確保有集成硬核處理器可供選擇。

Altera中端FPGA設(shè)備系列

Altera 推出了專門針對中端市場的設(shè)備系列。Arria 設(shè)備家族自問世以來，始終追求在性能、功耗和成本效益之間找到理想的平衡點(diǎn)，提供介于成本優(yōu)化型設(shè)備（如Cyclone）和高性能設(shè)備（如Stratix）之間的理想選擇。要實(shí)現(xiàn)這一平衡，關(guān)鍵在于提供高性能和先進(jìn)功能，同時(shí)采用大小適中的邏輯結(jié)構(gòu)和合適的外設(shè)，以實(shí)現(xiàn)更為經(jīng)濟(jì)的解決方案。Agilex 5等新型中端設(shè)備更是針對需要高性能、低功耗和較小尺寸的應(yīng)用進(jìn)行了優(yōu)化。

中端 FPGA 的評判標(biāo)準(zhǔn)不應(yīng)局限于邏輯容量。一款真正的中端 FPGA 經(jīng)過精心優(yōu)化，融合了高性能邏輯結(jié)構(gòu)、硬核內(nèi)存控制器、高速收發(fā)器、部分重配置和硬核處理器子系統(tǒng)，能夠以更高的成本效益提供出色性能。

需要注意的是，并非所有應(yīng)用都需要中端設(shè)備。請務(wù)必選擇能提供全系列 FPGA 設(shè)備（由低端到高端）的公司進(jìn)行合作，從而有效避免在應(yīng)用復(fù)雜度降低，或需求超出中端 FPGA 時(shí)更換工具或生態(tài)系統(tǒng)。