文章來源：學(xué)習(xí)那些事

原文作者：趙先生

在之前的文章中我們已經(jīng)對(duì)集成電路工藝的可靠性進(jìn)行了簡(jiǎn)單的概述，本文將進(jìn)一步探討集成電路前段工藝可靠性。

柵介質(zhì)的經(jīng)時(shí)擊穿（TDDB）

在MOSFET器件里，柵極介質(zhì)處于極高的工作電場(chǎng)環(huán)境中，這使得柵介質(zhì)經(jīng)時(shí)擊穿（TDDB）成為集成電路里一種常見且極為關(guān)鍵的失效現(xiàn)象。具體來說，在強(qiáng)電場(chǎng)作用下，MOS器件的柵介質(zhì)層會(huì)由于各種不同的原因，出現(xiàn)漏電或者被擊穿的情況，進(jìn)而致使整個(gè)器件無法正常工作。

通常，其失效機(jī)制如下：參照?qǐng)D1（a），在一段較長(zhǎng)的時(shí)間里，缺陷不斷累積，伴隨著化學(xué)鍵的斷裂以及空位的產(chǎn)生。嚴(yán)重的電流問題最終引發(fā)災(zāi)難性的熱失控，使得電介質(zhì)層被擊穿。而局部出現(xiàn)的高密度電流以及由此產(chǎn)生的大量焦耳熱，會(huì)在電介質(zhì)內(nèi)部形成絲狀的導(dǎo)電通路。這會(huì)讓MOSFET器件中原本相互隔離的多晶硅柵極與襯底短路，進(jìn)一步導(dǎo)致陽極和陰極短路，如圖1（b）所示。

圖1:失效機(jī)制

在過去，有兩種TDDB模型被廣泛用于解釋氧化物介質(zhì)中電介質(zhì)隨時(shí)間推移發(fā)生擊穿的失效機(jī)制。一個(gè)是電場(chǎng)驅(qū)動(dòng)模型（E-Model或E-模型），另一個(gè)則是電流驅(qū)動(dòng)模型（1/E- Model或1/E-模型）。

1.E模型

E模型也被叫做熱化學(xué)擊穿模型，它是基于共價(jià)鍵斷裂建立起來的分子模型。SiO?中的Si-O鍵有著很強(qiáng)的極性，大部分電子電荷會(huì)從Si原子轉(zhuǎn)移吸附到O原子附近，于是在帶正電的Si離子和帶負(fù)電的O離子之間，就會(huì)產(chǎn)生電偶極子運(yùn)動(dòng)。當(dāng)在柵氧化層上施加外加電場(chǎng)E時(shí)，電偶極子運(yùn)動(dòng)就會(huì)在電場(chǎng)方向產(chǎn)生極化電場(chǎng)P。此時(shí)，電子在穿越氧化層時(shí)所受到的電場(chǎng)力，是外加電場(chǎng)和極化電場(chǎng)的總和，差不多是外加電場(chǎng)的兩倍。在這種局部強(qiáng)電場(chǎng)的持續(xù)作用下，分子的共價(jià)鍵會(huì)逐漸退化，直至最終斷裂。由此可見，即便沒有電流通過，只要有外加電場(chǎng)存在，柵氧化層最終也會(huì)出現(xiàn)退化并被擊穿的情況。

2. 1/E模型

1/E模型也被稱為空穴擊穿模型，其建立的基礎(chǔ)是福勒-諾德海姆（Fowler-Nordheim,F -N）隧穿電流。在早期，柵氧化層相對(duì)較厚，工作電壓也比較大。按照1/E模型的物理解釋，陰極端的電子會(huì)借助F-N隧穿效應(yīng)進(jìn)入到柵氧化層的導(dǎo)帶中，隨后在外加電場(chǎng)的作用下被加速。當(dāng)電子獲得足夠的能量后，就會(huì)與SiO?晶格發(fā)生碰撞電離，進(jìn)而導(dǎo)致Si-O鍵受到損傷，產(chǎn)生電子陷阱和空穴陷阱。這些空穴陷阱的存在，會(huì)使得局部缺陷處的電場(chǎng)強(qiáng)度和隧穿電流不斷增加，形成一個(gè)正反饋過程，促使缺陷持續(xù)增多，最終形成導(dǎo)電通道，將柵氧化層擊穿。

而在實(shí)際的柵介質(zhì)擊穿過程中，這兩種機(jī)制是同時(shí)存在的。所以，在當(dāng)下先進(jìn)的集成電路工藝?yán)?，為了評(píng)估柵介質(zhì)的可靠性，一般會(huì)采用將兩者相結(jié)合的電場(chǎng)-電流互補(bǔ)擊穿模型 。

3. Vg模型

Vg模型也被稱作陷阱產(chǎn)生模型。該模型指出，缺陷的產(chǎn)生與穿過柵氧化層的電子作用成正比，因此，所測(cè)量到的缺陷產(chǎn)生速率是施加在柵氧化層上電壓的指數(shù)函數(shù)。對(duì)于超薄氧化層而言，其經(jīng)時(shí)擊穿模型遵循冪指數(shù)模型。具體過程為，隧穿電子在陽極端SiO?和Si的交界面釋放出H離子，這些H離子在外加電壓的驅(qū)使下穿過氧化層，并與氧化層內(nèi)的缺陷相互作用，對(duì)氧化層造成損傷，最終形成歐姆導(dǎo)電通道，致使氧化層被擊穿。

4. 電場(chǎng) - 電流互補(bǔ)擊穿模型

考慮到在柵介質(zhì)擊穿過程中，電場(chǎng)誘導(dǎo)和電流誘導(dǎo)的電介質(zhì)層退化機(jī)制會(huì)同時(shí)發(fā)揮作用，于是將場(chǎng)致退化和電流引發(fā)的退化整合到一個(gè)單一的TDDB模型中，“電場(chǎng)-電流互補(bǔ)擊穿模型”由此形成，且該模型與測(cè)試結(jié)果契合度很高。一般認(rèn)為，這一失效模型中TDDB的根本原因在于價(jià)鍵斷裂、氧空位以及陷阱的形成。單位時(shí)間內(nèi)價(jià)鍵斷裂概率方程如下：

式1

其中,N代表溝道與柵介質(zhì)界面區(qū)域中Si-O鍵的數(shù)量；k是鍵斷裂率常數(shù)。對(duì)上述方程中的變量進(jìn)行分離并積分，可得到：

式2

其中，TF表示失效時(shí)間,fcrit=(N/N0)crit是價(jià)鍵被破壞并最終導(dǎo)致器件失效的臨界比例。通常認(rèn)為，只需相對(duì)少量的鍵被打破，就會(huì)引發(fā)介質(zhì)擊穿，所以fcrit預(yù)計(jì)僅略小于1。

由上述積分后的方程可得出：

式3

倘若存在兩個(gè)相互獨(dú)立的鍵斷裂機(jī)制k1和k2，那么假設(shè)總反應(yīng)速率常數(shù)k是它們的總和，即k = k1 + k2，此時(shí)總反應(yīng)速率變?yōu)椋?/p>

其中，(TF)?和(TF)?分別是對(duì)應(yīng)于鍵斷裂機(jī)制k?和k?的失效時(shí)間。結(jié)合式3和上述總反應(yīng)速率方程式4，能夠得到：

式5

上述失效時(shí)間(TF)方程適用于相互獨(dú)立卻同時(shí)作用的退化機(jī)制。由此可知，如果(TF)?大于(TF)?，那么失效時(shí)間TF完全由(TF)?主導(dǎo)，反之亦然。對(duì)于TDDB來說，當(dāng)電場(chǎng)E高于10MV/cm時(shí)，基于電流的1/E模型可能在TDDB過程中占據(jù)主導(dǎo)；而當(dāng)電場(chǎng)E在10MV/cm以下時(shí)，陽極空穴注入相對(duì)較少，電場(chǎng)主導(dǎo)的E模型可能在TDDB中占據(jù)主導(dǎo)地位。因此，結(jié)合E模型和1/E模型的物理特性，柵介質(zhì)擊穿時(shí)間可由式6描述：

式6

如圖2所示為單一失效時(shí)間TF模型，它將基于場(chǎng)的E模型和基于電流的1/E模型合并成一個(gè)模型。在很高的電場(chǎng)（E>10MV/cm）下，電流誘導(dǎo)的退化起主導(dǎo)作用；而在較低的電場(chǎng)（E<10MV/cm）下，電場(chǎng)誘導(dǎo)的退化占主導(dǎo)地位。

圖2:E模型和 I/E 模型合并后得到的單一失效時(shí)間模型

盡管E模型已被廣泛應(yīng)用，并且在描述厚度大于4.0nm厚膜的低場(chǎng)TDDB數(shù)據(jù)方面頗為成功。然而，對(duì)于非常薄的氧化物（<4.0nm）而言，這些薄膜中的直接隧道電流可能會(huì)顯著高于傳統(tǒng)氧化物介質(zhì)。這或許意味著，超薄氧化物薄膜中的失效更多是由電流注入而非電場(chǎng)作用所導(dǎo)致的。此外，不能僅僅將TDDB看作是MOSFET柵極氧化物或電容器氧化物特有的問題。實(shí)際上，在后段工藝中，隨著低介電常數(shù)電介質(zhì)的引入，互連的TDDB問題同樣值得關(guān)注。

在介質(zhì)內(nèi)部，柵電流主導(dǎo)的空穴捕獲現(xiàn)象對(duì)化學(xué)鍵斷裂過程具有催化作用，進(jìn)而在缺陷形成以及介質(zhì)擊穿的過程中扮演著關(guān)鍵角色?？昭ㄒ坏┍徊东@，會(huì)致使Si-O 鍵的結(jié)合能大幅下降。而鍵能的降低使得化學(xué)鍵在電場(chǎng)與熱的共同作用下，更容易發(fā)生斷裂。鑒于E模型在幾乎所有情形下都能適用，因而普遍將其視作最為保守的TDDB模型。相對(duì)來說，互補(bǔ)模型則成為人們?cè)u(píng)估TDDB的最優(yōu)選擇。

互連電介質(zhì)的TDDB數(shù)據(jù)，一般借助梳狀 - 梳狀或者梳狀 - 蛇形測(cè)試結(jié)構(gòu)來采集，如圖3所示。此結(jié)構(gòu)屬于具有最小間距（即最小線寬與最小間距之和）的梳狀蛇形測(cè)試結(jié)構(gòu)。針對(duì)該結(jié)構(gòu)所開展的擊穿強(qiáng)度測(cè)量，或者獲取的TDDB數(shù)據(jù)，能夠作為評(píng)判該互連 - 介電結(jié)構(gòu)性能優(yōu)劣的關(guān)鍵指標(biāo)。雖說低介電常數(shù)介電材料能夠有效減少電路延遲，顯著提升互連性能，然而在泄漏電流以及擊穿強(qiáng)度等方面，相較于傳統(tǒng)氧化物介質(zhì)，它們?cè)陔妼W(xué)可靠性方面正面臨著嚴(yán)峻的挑戰(zhàn)。

圖3：一種互連電介質(zhì)測(cè)試結(jié)構(gòu)

熱載流子注入（HCI）

當(dāng)載流子在強(qiáng)電場(chǎng)環(huán)境中運(yùn)動(dòng)時(shí)，若其從電場(chǎng)獲取的能量大于在散射過程中與晶格原子碰撞所損失的能量，載流子的平均動(dòng)能便會(huì)顯著超出熱平衡載流子的平均動(dòng)能，此時(shí)載流子具備高于熱能（kT）的能量，這種類似于被“加熱”的載流子被稱作熱載流子。溝道熱載流子注入（HCI）描述的是電子（或者空穴）沿著MOSFET的溝道加速，進(jìn)而獲取足夠動(dòng)能的過程（見圖4）。這些載流子能夠跨越存在于Si/SiO?界面處的3.1eV勢(shì)壘（針對(duì)電子而言）或者4.7eV勢(shì)壘（針對(duì)空穴而言），進(jìn)入到氧化層陷阱當(dāng)中。當(dāng)溝道電子從源極向漏極加速時(shí)，它們能夠獲取進(jìn)入SiO?層所必需的能量，尤其是那些處于玻爾茲曼分布尾部附近的“幸運(yùn)電子”。由于MOSFET器件漏極附近的溝道電場(chǎng)最強(qiáng)，晶格電子在此處也極有可能發(fā)生碰撞電離，這些熱載流子隨后被散射至柵極氧化物。HCI會(huì)對(duì)界面造成損害，極有可能產(chǎn)生界面態(tài)。

圖4:沿NMOSOFT溝道移動(dòng)的載流子從源極到漏極的加速過程

在這種HCI機(jī)制的作用下，界面態(tài)的生成以及電荷捕獲現(xiàn)象會(huì)導(dǎo)致晶體管參數(shù)出現(xiàn)退化，特別是在先進(jìn)技術(shù)中，載流子加速的溝道電場(chǎng)的增加速度要快于工作電壓的降低速度。所以，HCI可能成為一種對(duì)MOSFET造成退化的重要機(jī)制。鑒于MOSFET屬于場(chǎng)效應(yīng)器件，硅襯底與SiO?柵介質(zhì)之間的界面顯得尤為關(guān)鍵。通常情況下，該界面處的鍵斷裂退化現(xiàn)象，會(huì)致使器件的穩(wěn)定性受到影響，如圖5所示。

圖5：硅襯底和 Si0:柵極電介質(zhì)之間的界面

硅襯底里的硅原子在晶格中構(gòu)建起金剛石般的結(jié)構(gòu)。而SiO?層呈現(xiàn)非晶態(tài)結(jié)構(gòu)，一個(gè)硅原子與四個(gè)相鄰的氧原子形成化學(xué)鍵，每個(gè)晶格拐角處的氧原子則與相鄰的兩個(gè)硅原子相連。由于界面處晶格結(jié)構(gòu)存在不匹配情況，并非所有硅鍵都能實(shí)現(xiàn)完美匹配，進(jìn)而產(chǎn)生硅懸空鍵。一般在MOSFET制造環(huán)節(jié)會(huì)引入氫元素，用于鈍化這些懸空鍵，防止它們帶電。接下來將探討Si/SiO?界面處化學(xué)鍵斷裂對(duì)MOSFET的影響。在SiO?剛形成時(shí)，SiO?內(nèi)部以及Si/SiO?界面就已存在一些斷裂的鍵，部分Si-O鍵的結(jié)合能也較弱。依據(jù)費(fèi)米能級(jí)的位置，這些懸空鍵可被視作電子陷阱、空穴陷阱，也可能呈中性狀態(tài)。在MOSFET運(yùn)行期間，這些陷阱、懸掛鍵會(huì)被電子、空穴填充，進(jìn)而導(dǎo)致MOSFET的性能參數(shù)出現(xiàn)退化。對(duì)于MOSFET的可靠運(yùn)作而言，界面穩(wěn)定性至關(guān)重要。要是熱載流子注入破壞了界面處的Si - H鍵，形成帶電的Si懸空鍵，將會(huì)使MOSFET的工作參數(shù)發(fā)生退化。所以，為確保MOSFET穩(wěn)定工作，界面必須維持相對(duì)穩(wěn)定狀態(tài)。

把某種特性P（比如Vth、gm、Idsat等）按時(shí)間t進(jìn)行泰勒級(jí)數(shù)展開，由HCI導(dǎo)致的晶體管特性退化能夠描述為：

式7

其中，B是與材料和器件相關(guān)的參數(shù)；m是HCI時(shí)間相關(guān)性的冪律指數(shù)，屬于可調(diào)擬合參數(shù)，一般取值m≈0.5 。

針對(duì)N型MOSFET器件的熱載流子注入（HCI）效應(yīng)，其物理機(jī)制如圖6所示：在漏極附近的高場(chǎng)區(qū)域，高能電子引發(fā)碰撞電離效應(yīng)，伴隨生成電子-空穴對(duì)。其中，部分高能電子被Si/SiO?界面勢(shì)壘捕獲，在漏端附近微區(qū)誘發(fā)界面陷阱積累；而空穴則向襯底漂移形成特征電流Isub。值得注意的是，該襯底電流雖非直接損傷因子（實(shí)際致?lián)p機(jī)制為柵極電流引發(fā)的界面氧化層擊穿），但因其與損傷程度的正相關(guān)性（相關(guān)系數(shù)＞0.92），在工程測(cè)量中常作為等效應(yīng)力參數(shù)。相較于需精密探針臺(tái)的柵極電流測(cè)試，Isub的檢測(cè)可通過集成襯底接觸直接獲取，這種測(cè)試便捷性使其成為工藝監(jiān)控的關(guān)鍵指標(biāo)。

通常用于計(jì)算N溝道晶體管的失效時(shí)間（TF）的表達(dá)式為

式8

Isub是應(yīng)力期間的峰值襯底電流；w是晶體管的寬度；n是冪律指數(shù)，約等于3；Q是激活能，與溝道長(zhǎng)度相關(guān)，一般在-0.25 ~ +0.25eV；A?是與器件相關(guān)的參數(shù)，因器件不同而不同，會(huì)產(chǎn)生與失效時(shí)間相關(guān)的分布；k是玻爾茲曼常數(shù)；T為絕對(duì)溫度。

將峰值襯底電流I???除以晶體管寬度w，使得Isub / w成為真正意義上的應(yīng)力，即大致與器件寬度無關(guān)。HCI的激活能較小，依據(jù)溝道長(zhǎng)度可為正值也可為負(fù)值。通常僅在柵極長(zhǎng)度小于0.25μm時(shí)才會(huì)觀察到正值激活能。

從歷史情況來看，由于空穴遷移率較低，且空穴注入勢(shì)壘高度增加，P型MOSFET的HCI問題不太受關(guān)注。對(duì)于P溝道器件，有時(shí)柵極電流Igate是衡量器件實(shí)際應(yīng)力的更優(yōu)指標(biāo)。因此，對(duì)于P溝道器件，HCI的失效時(shí)間方程一般寫成：

式9

Igate是應(yīng)力期間的峰值柵極電流；w是晶體管的寬度；n為冪律指數(shù)，一般在2-4之間；Q為激活能，通常在-0.25eV到+0.25eV 之間。

對(duì)于長(zhǎng)溝道MOSFET，HCI退化建模通常采用N管峰值襯底電流Isub、P管峰值柵極電流Igate作為應(yīng)力指標(biāo)。在納米工藝中，HCI誘導(dǎo)的電子俘獲會(huì)直接衰減N管載流子遷移率，導(dǎo)致驅(qū)動(dòng)電流下降。

盡管晶體管級(jí)的退化測(cè)量已較成熟，但I(xiàn)C失效預(yù)測(cè)仍存在兩大難點(diǎn)：其一，實(shí)際電路中晶體管承受最大應(yīng)力的時(shí)間占比可能極低（如高速開關(guān)管占空比＜10%）；其二，需明確電路參數(shù)（速度/功耗/漏電流）允許的晶體管退化閾值（5%-20%不等）。這些問題需要結(jié)合電路工作特性與架構(gòu)冗余度進(jìn)行綜合評(píng)估。

鑒于上述種種因素，在某些情形下，采用經(jīng)驗(yàn)方法來判定HCI對(duì)電路工作的影響，反而顯得更為簡(jiǎn)便且精準(zhǔn)。在這種經(jīng)驗(yàn)手段中，先對(duì)IC內(nèi)的器件進(jìn)行抽樣，隨后在高于預(yù)期工作電壓的電壓水平下，針對(duì)器件與電路展開工作壽命測(cè)試。接著，將器件和電路級(jí)別的退化狀況記錄為應(yīng)力時(shí)間的函數(shù)。借助從上述模型中能夠輕松提取的加速因子，便可預(yù)測(cè)電路在正常運(yùn)行階段預(yù)計(jì)會(huì)出現(xiàn)怎樣的退化情況。

負(fù)偏壓溫度不穩(wěn)定性退化

負(fù)偏壓溫度不穩(wěn)定性（NBTI）是集成電路可靠性的主要威脅之一。PMOS 晶體管在高溫負(fù)柵壓下會(huì)發(fā)生退化，表現(xiàn)為閾值電壓絕對(duì)值升高，伴隨遷移率、漏電流和跨導(dǎo)的衰減。這種退化源于 Si/SiO?界面（圖 7）的 Si-H 鍵斷裂 —— 當(dāng)器件工作時(shí)，界面處的 Si-H 鍵斷裂產(chǎn)生懸掛鍵，直接導(dǎo)致性能劣化直至失效。由于 PMOS 在負(fù)柵壓下工作，SiO?內(nèi)部電場(chǎng)由界面指向柵極，若 Si-H 鍵斷裂釋放 H+，離子會(huì)向遠(yuǎn)離界面方向漂移，這解釋了為何 PMOS 的 NBTI 問題比 NMOS 的正偏壓溫度不穩(wěn)定性（PBTI）更顯著。不過在高 κ 柵介質(zhì)器件中，PBTI 仍是需重點(diǎn)關(guān)注的退化機(jī)制。目前認(rèn)為，Si-H 鍵斷裂與工作時(shí)的空穴捕獲相關(guān)，可能的反應(yīng)式為：

式10

其中，Si-H代表正常的Si-H鍵；hole代表空穴；Si代表硅懸掛鍵；H?代表釋放出的氫離子（質(zhì)子）。由于存在電場(chǎng)作用，如圖7所示

圖7：P型MOSFET的Si/SiO?界面

P型MOSFET在負(fù)柵極電壓下工作，所以SiO?層中的電場(chǎng)方向背離界面。若在器件工作時(shí)Si-H鍵斷裂并釋放出H?，其漂移方向會(huì)遠(yuǎn)離Si/SiO?界面，也就是說上述反應(yīng)產(chǎn)生的任何H?都趨向于離開Si/SiO?界面。一旦H?產(chǎn)生，其輸運(yùn)方程為：

式11

ρ(x,t)是H?在任意時(shí)刻t、在距界面x處的濃度；D是H?的擴(kuò)散系數(shù)；qE是作用在H?上的電場(chǎng)力；μ是H?的遷移率，D和μ通過愛因斯坦關(guān)系與擴(kuò)散系數(shù)相關(guān)：

式12

從式11可以發(fā)現(xiàn)，由于電場(chǎng)E的存在，H?會(huì)朝著遠(yuǎn)離界面的方向移動(dòng)，使得SiO?內(nèi)部H?濃度逐步上升。隨著SiO?電介質(zhì)中H?濃度不斷累積，可能出現(xiàn)H?向界面回流的情況。實(shí)際情形中，若電場(chǎng)消失（電場(chǎng)力為零），H?回流便會(huì)發(fā)生，進(jìn)而讓部分器件性能得到恢復(fù)。但H?通常不會(huì)完全回流至界面，因?yàn)樵赟iO?柵極電介質(zhì)內(nèi)，部分H?可能會(huì)參與還原反應(yīng)?？赡艽嬖诘倪€原反應(yīng)類型如下：

NBTI對(duì)P型MOSFET器件電學(xué)特性的影響十分突出：器件閾值電壓會(huì)產(chǎn)生偏移，反型溝道內(nèi)的空穴遷移率下降。Vth偏移與遷移率降低，均會(huì)導(dǎo)致器件溝道電流（I）減小，進(jìn)而引發(fā)器件性能劣化。閾值電壓Vth隨時(shí)間變化的表達(dá)式為：

式13

其中，B0(E, T)是與電場(chǎng)E、溫度T相關(guān)的因子；m為時(shí)間t的冪指數(shù)，取值通常在0.15 - 0.35范圍內(nèi)，一般取m = 0.25。

由于與時(shí)間關(guān)聯(lián)的指數(shù)m小于1，隨著時(shí)間延續(xù)，退化現(xiàn)象會(huì)趨向飽和。從圖7所示模型中，能夠推測(cè)出這種退化的飽和趨勢(shì)。鑒于Si-H鍵數(shù)量有限，未斷裂的Si-H鍵會(huì)隨時(shí)間減少，由Si-H鍵斷裂引發(fā)的器件退化速率也會(huì)隨之降低。