LP2996-N 和 LP2996A 線性穩(wěn)壓器旨在滿足 JEDEC SSTL-2 標準 DDR-SDRAM 終止規(guī)范。該器件還支持 DDR2，而 LP2996A 支持 DDR3 和 DDR3L VTT 總線端接，帶 VDDQ最小 1.35 V。設(shè)備 包含一個高速運算放大器，可對負載瞬變提供出色的響應。這 輸出級可防止擊穿，同時提供 1.5A 連續(xù)電流和瞬態(tài)峰值 根據(jù) DDR-SDRAM 端接的要求，應用中高達 3 A。LP2996-N 和 LP2996A 集成一個 VSENSE 引腳，以提供出色的負載調(diào)節(jié)和 VREF 輸出作為參考 芯片組和 DIMM。

LP2996-N 和 LP2996A 的另一項功能是/有效關(guān)斷 （SD） 引腳，提供 Suspend To RAM （STR） 功能。當 SD 被拉低時，VTT 輸出將處于三態(tài)，從而提供高阻抗 output，但 VREF 保持活動狀態(tài)。在此模式下，可以通過以下方式獲得節(jié)能優(yōu)勢 較低的靜態(tài)電流。
*附件：lp2996-n.pdf

TI 推薦將 LP2998 和 LP2998-Q1 器件用于汽車應用和 DDR 需要在零度以下的溫度下運行的應用。

WEBENCH 公司^?^應用程序設(shè)計人員可以使用設(shè)計工具來 使用 LP2998 和 LP2998-Q1 生成、優(yōu)化和模擬應用程序。

特性

• 最小 V DDQ :
  • 1.8 伏 （LP2996-N）
  • 1.35 伏（LP2996A）
• 拉電流和吸收電流
• 低輸出電壓偏移
• 無需外部電阻器即可設(shè)置輸出電壓
• 線性拓撲
• 掛起到 RAM （STR） 功能
• 使用具有適當 ESR 的陶瓷電容器時保持穩(wěn)定
• 外部元件數(shù)量少
• 熱關(guān)斷

參數(shù)

方框圖

一、概述

LP2996-N是一款線性調(diào)節(jié)器，專為DDR（雙倍數(shù)據(jù)速率）SDRAM終止電壓設(shè)計。它支持DDR1和DDR2，并具有低外部元件數(shù)量、低輸出電壓偏移、無需外部電阻設(shè)置輸出電壓等特點。

二、主要特性

• ?最低VDDQ?：1.8V
• ?源和沉電流能力?：提供1.5A連續(xù)電流，瞬態(tài)峰值可達3A
• ?低輸出電壓偏移?：在負載電流變化時，輸出電壓偏移保持在±30mV以內(nèi)
• ?無需外部電阻?：即可設(shè)置輸出電壓
• ?線性拓撲?：具有快速響應負載瞬態(tài)的能力
• ?Suspend to RAM（STR）功能?：通過SD引腳實現(xiàn)，降低靜態(tài)電流以節(jié)省電源
• ?熱關(guān)機保護?：防止器件過熱損壞

三、應用

• ?DDR1和DDR2終止電壓?
• ?FPGA?
• ?工業(yè)和醫(yī)療PC?
• ?SSTL-2和SSTL-3終止?
• ?HSTL終止?

四、引腳功能

• ?AVIN?：模擬輸入引腳，為內(nèi)部控制電路供電
• ?GND?：地
• ?PVIN?：電源輸入引腳，為輸出級供電
• ?SD?：關(guān)斷引腳，低電平有效
• ?VDDQ?：內(nèi)部參考電壓輸入，等于VDDQ/2
• ?VREF?：緩沖內(nèi)部參考電壓輸出
• ?VSENSE?：反饋引腳，用于調(diào)節(jié)VTT輸出
• ?VTT?：調(diào)節(jié)輸出，連接至終止電阻

五、電氣特性

• ?參考電壓?：VREF = VDDQ/2，具有低輸出阻抗
• ?VTT輸出電壓?：根據(jù)DDR類型，在0A至±1.5A負載電流范圍內(nèi)，輸出電壓保持在VDDQ/2的±30mV以內(nèi)
• ?靜態(tài)電流?：在正常工作模式下，靜態(tài)電流為320μA至500μA（取決于AVIN電壓）
• ?關(guān)斷時靜態(tài)電流?：SD引腳拉低時，靜態(tài)電流降至115μA至150μA

六、功能描述

• ?啟動過程?：啟動時，如果VDDQ的上升沿過快，可能導致大電流涌入，引起器件重啟。建議通過限制VDDQ的上升斜率或使用RC濾波器來避免這種情況。
• ?正常工作模式?：包含高速運算放大器，提供優(yōu)異的負載瞬態(tài)響應，并能夠防止穿通。
• ?關(guān)斷模式?：SD引腳拉低時，VTT輸出變?yōu)楦咦杩?，但VREF保持活躍，以降低靜態(tài)電流。

七、布局考慮

• ?輸入電容?：推薦在PVIN引腳附近放置輸入電容，以改善大負載瞬態(tài)性能。
• ?VSENSE引腳?：應連接至VTT終止總線的中間位置，以改善負載調(diào)節(jié)。如果VSENSE引腳跡線較長，建議在其附近放置一個小陶瓷電容以濾除高頻噪聲。
• ?熱管理?：使用裸露的熱焊盤和多個過孔來改善熱性能。

八、封裝與尺寸

提供SOIC（8引腳）、WSON（8引腳）和WQFN（16引腳）封裝選項，具體尺寸和封裝細節(jié)請參考數(shù)據(jù)手冊。