概述
GD32H75E產(chǎn)品系列支持EtherCAT?從站控制器。其主頻高達(dá)600MHz，支持高達(dá)3840K Flash和1024K SARM。還集成了一系列數(shù)字和模擬外設(shè)資源，提供 BGA240 封裝選項(xiàng)。其中搭配的是兆易創(chuàng)新的GDSCN832系列EtherCAT?從站控制器，GDESC系列提供QFN64封裝型號(hào)?？蓮V泛適用于伺服控制、變頻驅(qū)動(dòng)、工業(yè)PLC、工業(yè)通訊模塊等各類應(yīng)用場(chǎng)景。
數(shù)據(jù)表：*附件：GD32H75E Arm Cortex-M7 32-bit MCU技術(shù)手冊(cè).pdf
● 2 個(gè)內(nèi)置PHY+ 1個(gè)MII擴(kuò)展接口
● 8xFieldbus Memory Management Units (FMMUs)
● 8個(gè)同步管理器 (Sync Manager Entities)
● 8KB DPRAM
● 64-bit分布式時(shí)鐘，支持主從站同步，精度低于1uS
● 支持8/16位串行/并行口通信，支持SPI/QSPI/OSPI從機(jī)接口，支持EXMC同步模式
● 支持1.8V-3.3V可變電壓I/O

GD32H75E系列器件是基于Arm? Cortex?-M7處理器的32位通用微控制器。Arm? Cortex?-M7處理器包括64位AMBA4 AXI、32位AHB外設(shè)（AHBP）端口、32位AHB從設(shè)備端口，用于外部主設(shè)備訪問(wèn)內(nèi)存，以及用于CoreSight調(diào)試組件的APB接口。存儲(chǔ)器的組織采用了哈佛結(jié)構(gòu)，預(yù)先定義的存儲(chǔ)器映射和高達(dá)4 GB的存儲(chǔ)空間，充分保證了系統(tǒng)的靈活性和可擴(kuò)展性。

GD32H75E器件的系統(tǒng)架構(gòu)示意圖

Arm Cortex?-M7 處理器

Arm? Cortex?-M7處理器是一種高效、高性能的嵌入式處理器，具有低中斷延遲、低調(diào)試成本以及與現(xiàn)有Cortex-M配置文件處理器的向后兼容性。處理器有一個(gè)有序的超標(biāo)量流水線，因?yàn)橛卸鄠€(gè)內(nèi)存接口，這意味著許多指令可以雙重發(fā)布，包括加載/加載和加載/存儲(chǔ)指令對(duì)。Cortex?-M7是一款高性能處理器，具有帶分支預(yù)測(cè)的6級(jí)超標(biāo)量流水線和可選的FPU，能夠進(jìn)行單精度和可選的雙精度運(yùn)算。指令和數(shù)據(jù)總線已比以前的32位總線擴(kuò)大到64位寬。

處理器支持的接口包括：

• 64位AXI4接口
• 32位AHB主機(jī)接口
• 32位AHB從機(jī)接口
• 64位指令TCM接口
• 2x32位數(shù)據(jù)TCM接口

處理器包含以下外部接口：

• AHBP接口
• AHBS接口
• AHBD接口
• 外部專用外圍總線
• ATB接口
• TCM接口
• 交叉觸發(fā)接口
• MBIST接口
• AXIM接口

Cortex?-M7處理器基于ARMv7架構(gòu)，并且支持一個(gè)強(qiáng)大且可擴(kuò)展的指令集，包括通用數(shù)據(jù)處理I/O控制任務(wù)、增強(qiáng)的數(shù)據(jù)處理位域操作、DSP（數(shù)字信號(hào)處理)和浮點(diǎn)運(yùn)算指令。下面列出由Cortex?-M7提供的一些系統(tǒng)外設(shè)：

• 嵌套式向量型中斷控制器（NVIC）
• 閃存地址重載及斷點(diǎn)單元（FPB）
• 數(shù)據(jù)觀測(cè)點(diǎn)及跟蹤單元（DWT）
• 指令跟蹤宏單元（ITM）
• JTAG或SWD調(diào)試接口
• 跟蹤端口接口單元（TPIU）

Cortex-M7處理器結(jié)構(gòu)框圖

功能說(shuō)明

模塊框圖

熔絲控制器實(shí)現(xiàn)了熔絲的讀寫操作邏輯，其中熔絲模塊的存儲(chǔ)單元共計(jì)1K比特。

（圖中展示了FMC與Eftuse控制器相連，Eftuse控制器分別與Eftuse寄存器、Eftuse存儲(chǔ)單元（1K Bits）有讀寫操作連接，Eftuse寄存器與AHB總線相連 ）

熔絲采用了double - bit冗余備份機(jī)制，前512比特?cái)?shù)據(jù)和后512比特?cái)?shù)據(jù)互相備份，從而有效保證數(shù)據(jù)的正確性。當(dāng)編程熔絲的第n比特時(shí)，熔絲控制器會(huì)同時(shí)編程第n及n + 512比特。
當(dāng)讀取熔絲的第n比特時(shí)，熔絲控制器會(huì)同時(shí)讀取第n及n+512比特，并將讀取的結(jié)果進(jìn)行或運(yùn)算，最終將運(yùn)算結(jié)果返回至參數(shù)寄存器中。以上過(guò)程全部由芯片內(nèi)部進(jìn)行處理，用戶操作時(shí)只需訪問(wèn)前512比特即可，后512比特?cái)?shù)據(jù)用戶不可訪問(wèn)。