一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

自對(duì)準(zhǔn)雙重圖案化技術(shù)的優(yōu)勢(shì)與步驟

中科院半導(dǎo)體所 ? 來(lái)源:半導(dǎo)體與物理 ? 2025-05-28 16:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

文章來(lái)源:半導(dǎo)體與物理

原文作者:jjfly686

本文介紹了自對(duì)準(zhǔn)雙重圖案化技術(shù)的優(yōu)勢(shì)與步驟。

芯片制造中,光刻技術(shù)在硅片上刻出納米級(jí)的電路圖案。然而,當(dāng)制程進(jìn)入7納米以下,傳統(tǒng)光刻的分辨率已逼近物理極限。這時(shí),自對(duì)準(zhǔn)雙重圖案化(SADP)的技術(shù)登上舞臺(tái),氧化物間隔層切割掩膜,確保數(shù)十億晶體管的精確成型。

wKgZPGg2zRyAHojpAABWW17M0eg131.jpg

光刻的困境

傳統(tǒng)光刻機(jī)使用193 nm波長(zhǎng)的深紫外光(DUV),理論上最小只能刻出約50 nm寬的線條。但現(xiàn)代5納米芯片的晶體管鰭片(Fin)寬度已縮至10 nm,這相當(dāng)于要用一把“鈍刀”刻出比刀刃更細(xì)的紋路。

SADP技術(shù)的突破:通過(guò)兩次圖案化,將光刻分辨率提升一倍。其核心在于利用氧化物間隔層(Oxide Spacer)作為“模板的模板”,但若不對(duì)間隔層進(jìn)行精細(xì)修剪,最終結(jié)構(gòu)可能扭曲變形。

wKgZO2g2zRyAWBurAAHfUrg23ak336.png

SADP技術(shù)

1.第一步:制作核心模板(Mandrel)

材料選擇:無(wú)定形碳膜因其易刻蝕、耐高溫,成為理想模板材料。光刻成型:在硅片上涂覆光刻膠,曝光顯影后刻蝕出初始線條。

wKgZO2g2zRyACJV5AAIWXqbjzew913.png

2.第二步:包裹氧化物間隔層

沉積工藝:通過(guò)原子層沉積(ALD)在碳模板兩側(cè)包裹一層均勻的二氧化硅(SiO?),厚度精確控制。去除核心:用氧等離子體刻蝕掉中間的碳模板,留下成對(duì)的氧化物間隔層,間距縮小至目標(biāo)尺寸。

wKgZPGg2zRyACHU8AAIPDIre2aE084.png

3.缺陷

若不對(duì)間隔層兩端進(jìn)行修剪,后續(xù)刻蝕硅形成鰭片時(shí),邊緣會(huì)因應(yīng)力不均變成橢圓形。

wKgZO2g2zRyAWjOsAADruzismv0267.png

4.切割掩膜

為了將彎曲的間隔層變成筆直的線條,工程師引入切割掩膜(Cut Mask)技術(shù):

1.光刻定位:在間隔層兩端涂覆光刻膠,通過(guò)光刻機(jī)曝光,定義需要修剪的區(qū)域。

2.刻蝕:用等離子體刻蝕精確切除間隔層兩端多余部分,確保直線結(jié)構(gòu)。

3.定向擴(kuò)展:修剪后的間隔層作為硬掩膜,刻蝕下方的硅襯底,形成筆直的鰭片陣列。

wKgZPGg2zRyAbdvpAACCZ6tTp4Q066.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片制造
    +關(guān)注

    關(guān)注

    10

    文章

    688

    瀏覽量

    29725
  • 光刻技術(shù)
    +關(guān)注

    關(guān)注

    1

    文章

    151

    瀏覽量

    16196

原文標(biāo)題:雙重圖案化掩膜層

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    SAMP入門系列:剪切蒙版形狀的放置和分解規(guī)則(上)

    工藝節(jié)點(diǎn)上制造IC。當(dāng)我們到達(dá)7 nm時(shí),就引入了對(duì)準(zhǔn)圖案(SAMP)技術(shù)的使用。在之前的文章中,我們探討并比較了三種SAMP技術(shù),包括
    的頭像 發(fā)表于 04-05 10:43 ?3573次閱讀
    SAMP入門系列:剪切蒙版形狀的放置和分解規(guī)則(上)

    SAMP流程生成準(zhǔn)確的跟蹤掩膜的技術(shù)解析

    對(duì)準(zhǔn)圖案(SADP)和對(duì)準(zhǔn)重圖案(SAQP)需要芯軸掩模和切割/塊狀掩模進(jìn)行制造。
    的頭像 發(fā)表于 03-16 17:01 ?9554次閱讀

    12:1 DC/DC轉(zhuǎn)換器兼具技術(shù)上和商業(yè)上的雙重優(yōu)勢(shì)(上)

    與傳統(tǒng)設(shè)計(jì)相比,使用帶總線引腳的 12:1 DC/DC 轉(zhuǎn)換器,可達(dá)到延長(zhǎng)保持時(shí)間的作用,因而兼具技術(shù)上和商業(yè)上的雙重優(yōu)勢(shì)。
    發(fā)表于 11-21 15:06 ?764次閱讀

    12:1 DC/DC轉(zhuǎn)換器兼具技術(shù)上和商業(yè)上的雙重優(yōu)勢(shì)(下)

    與傳統(tǒng)設(shè)計(jì)相比,使用帶總線引腳的 12:1 DC/DC 轉(zhuǎn)換器,可達(dá)到延長(zhǎng)保持時(shí)間的作用,因而兼具技術(shù)上和商業(yè)上的雙重優(yōu)勢(shì)
    發(fā)表于 11-28 15:06 ?596次閱讀

    基于DCT和混沌的雙重圖像水印算法

    為實(shí)現(xiàn)圖像版權(quán)和完整性認(rèn)證,提出一種基于DCT 和混沌的雙重水印算法。對(duì)圖像進(jìn)行DCT 分塊,在低頻部分利用SVD 方法嵌入魯棒水印,在高頻部分用系數(shù)大小關(guān)系嵌入脆弱水印,從
    發(fā)表于 03-24 09:42 ?19次下載

    引入 FinFET晶體后的多重圖案拆分布局和布線

    隨著高級(jí)工藝的演進(jìn),電路設(shè)計(jì)團(tuán)隊(duì)在最先進(jìn)的晶片上系統(tǒng)內(nèi)加載更多功能和性能的能力日益增強(qiáng)。與此同時(shí),他們同樣面臨許多新的設(shè)計(jì)挑戰(zhàn)。多重圖案拆分給設(shè)計(jì)實(shí)施過(guò)程帶來(lái)了許多重大布局限制,另外為降低功耗和提高性能而引入 FinFET 晶體管使之更加復(fù)雜,因?yàn)樗鼘?duì)擺設(shè)和布線流程帶來(lái)了更多的限制。
    發(fā)表于 01-28 13:40 ?905次閱讀
    引入 FinFET晶體后的多<b class='flag-5'>重圖案</b>拆分布局和布線

    關(guān)于FinFET與集成電路的對(duì)比分析介紹

    據(jù) ASML 報(bào)道,與三重圖案相比,EUV 可以將金屬線的成本降低 9%,將通孔的成本降低 28%。ASML 產(chǎn)品營(yíng)銷總監(jiān) Michael Lercel 說(shuō):“(EUV)可以消除晶圓廠的步驟。如果
    的頭像 發(fā)表于 09-05 16:04 ?1.1w次閱讀
    關(guān)于FinFET與集成電路的對(duì)比分析介紹

    SEMulator3D能提供哪些功能?

    在本演示中,DRAM的有源區(qū) (AA) 使用對(duì)準(zhǔn)重圖技術(shù) (SAQP) 和傾角20°的光刻-刻蝕-光刻-刻蝕 (LELE或LE2) 對(duì)多余的圖形進(jìn)行去除,其間距為28 nm。掩埋
    的頭像 發(fā)表于 06-30 17:06 ?9148次閱讀

    雙重圖形化技術(shù)(Double Patterning Technology,DPT)

    SADP 技術(shù)先利用浸沒(méi)式光刻機(jī)形成節(jié)距較大的線條,再利用側(cè)墻圖形轉(zhuǎn)移的方式形成 1/2 節(jié)距的線條,這種技術(shù)比較適合線條排列規(guī)則的圖形層,如 FinFET 工藝中的 Fin 或后段金屬線條。
    的頭像 發(fā)表于 11-25 10:14 ?1.1w次閱讀

    綜述:聚合物薄膜的非光刻圖案方法

    非光刻圖案方法可以從圖案設(shè)計(jì)的自由度上分為三大類,第一類能夠自由形成任意圖案,主要包括掃描探針刻?。⊿PL)和噴墨打??;第二類需要在模板或預(yù)圖案
    的頭像 發(fā)表于 06-21 15:49 ?2642次閱讀
    綜述:聚合物薄膜的非光刻<b class='flag-5'>圖案</b><b class='flag-5'>化</b>方法

    ASML考慮推出通用EUV光刻平臺(tái)

    范登布林克指出,更高的數(shù)值孔徑能提高光刻分辨率。他進(jìn)一步解釋說(shuō),Hyper NA 光刻機(jī)將簡(jiǎn)化先進(jìn)制程生產(chǎn)流程,避免因使用 High NA 光刻機(jī)進(jìn)行雙重圖案導(dǎo)致的額外步驟及風(fēng)險(xiǎn)。
    的頭像 發(fā)表于 05-23 09:51 ?757次閱讀

    IBC技術(shù)新突破:基于物理氣相沉積(PVD)的對(duì)準(zhǔn)背接觸SABC太陽(yáng)能電池開發(fā)

    交叉指式背接觸(IBC)太陽(yáng)能電池因其無(wú)前電極設(shè)計(jì)和雙面鈍化接觸特性,具有高效率潛力。然而,傳統(tǒng)IBC電池制造工藝復(fù)雜,涉及多次摻雜和電極圖案步驟,增加了成本和制造難度。本文提出的SABC
    的頭像 發(fā)表于 04-14 09:03 ?391次閱讀
    IBC<b class='flag-5'>技術(shù)</b>新突破:基于物理氣相沉積(PVD)的<b class='flag-5'>自</b><b class='flag-5'>對(duì)準(zhǔn)</b>背接觸SABC太陽(yáng)能電池開發(fā)

    基于激光摻雜與氧化層厚度調(diào)控的IBC電池背表面場(chǎng)區(qū)圖案技術(shù)解析

    特性,通過(guò)局部高濃度磷摻雜增強(qiáng)氧化速率并結(jié)合美能在線膜厚測(cè)試儀實(shí)時(shí)監(jiān)測(cè)SiO?厚度,實(shí)現(xiàn)對(duì)準(zhǔn)圖案與高效鈍化。實(shí)驗(yàn)方法MillennialSolar材料:p型CZ
    的頭像 發(fā)表于 04-23 09:03 ?277次閱讀
    基于激光摻雜與氧化層厚度調(diào)控的IBC電池背表面場(chǎng)區(qū)<b class='flag-5'>圖案</b><b class='flag-5'>化</b><b class='flag-5'>技術(shù)</b>解析

    芯片制造中對(duì)準(zhǔn)接觸技術(shù)介紹

    但當(dāng)芯片做到22納米時(shí),工程師遇到了大麻煩——用光刻機(jī)畫接觸孔時(shí),稍有一點(diǎn)偏差就會(huì)導(dǎo)致芯片報(bào)廢。 對(duì)準(zhǔn)接觸技術(shù)(SAC) ,完美解決了這個(gè)難題。
    的頭像 發(fā)表于 05-19 11:11 ?359次閱讀
    芯片制造中<b class='flag-5'>自</b><b class='flag-5'>對(duì)準(zhǔn)</b>接觸<b class='flag-5'>技術(shù)</b>介紹

    對(duì)準(zhǔn)硅化物工藝詳解

    源漏區(qū)的單晶硅和柵極上的多晶硅即使在摻雜后仍然具有較高的電阻率,對(duì)準(zhǔn)硅化物(salicide)工藝能夠同時(shí)減小源/漏電極和柵電極的薄膜電阻,降低接觸電阻,并縮短與柵相關(guān)的RC延遲。另外,它避免了
    的頭像 發(fā)表于 05-28 17:30 ?575次閱讀
    <b class='flag-5'>自</b><b class='flag-5'>對(duì)準(zhǔn)</b>硅化物工藝詳解