時間&地點

日期：2018年6月25-27日

地點：舊金山, 美國

芯禾科技作為三星半導體的重要合作伙伴之一，受邀將參加下周一在美國舊金山舉行的DAC2018三星展區(qū)演示活動。CEO凌峰博士屆時將發(fā)表題為“先進工藝節(jié)點下的無源器件建模及仿真”的技術演講。

作為行業(yè)里普遍的觀點，先進工藝節(jié)點下無源器件和互連結構的建模和仿真越來越成為半導體工程師的挑戰(zhàn)。而要解決這些挑戰(zhàn)，以下幾個技術是最常被探討的：

一個整合的設計環(huán)境，使電磁仿真工具能夠無縫接入現(xiàn)有的設計平臺中

在設計階段中實現(xiàn)快速無源器件建模和合成

在簽核sign-off 階段實現(xiàn)精確驗證，同時能把封裝的影響考慮進來

在此次現(xiàn)場演講中，芯禾科技將演示一套集成的IRIS設計流程，它能無縫接入到Cadence Virtuoso設計平臺中，從而完全的解決半導體工程師遇到的以上熱點問題。通過此流程，工程師不僅能在設計階段使用芯禾科技的IRIS和iModeler工具快速和精確地完成無源器件仿真和合成，還能在簽核階段通過與Ansys公司的合作把HFSS集成進來實現(xiàn)精確驗證以及芯片封裝聯(lián)合仿真。

除此之外，芯禾科技在DAC展會上也設有專屬展位（展位號2041），并將帶來多項現(xiàn)場演示，包括針對封裝領域的IPD與SiP設計電磁仿真解決方案以及針對高速系統(tǒng)的信號完整性分析解決方案。

我們期待與您在現(xiàn)場交流討論。