一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA學(xué)習(xí):使用matlab和ISE 創(chuàng)建并仿真ROM IP核

FPGA學(xué)習(xí)交流 ? 2018-10-25 20:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天我們來聊一聊使用matlab和ISE 創(chuàng)建并仿真ROM IP核。本人想使用簡單的中值濾波進(jìn)行verilog相關(guān)算法的硬件實(shí)現(xiàn),由于HDL設(shè)計(jì)軟件不能直接處理圖像,大部分過程都是可以將圖像按照一定的順序保存到TXT文檔中,經(jīng)過Modelsim仿真后,處理的數(shù)據(jù)再經(jīng)過matlab顯示圖像;圖像首先通過matlab或者C語言保存在TXT文檔中,生成測試向量文件,然后在仿真軟件中進(jìn)行仿真處理,把處理后的數(shù)據(jù)保存為TXT格式,最后用matlab顯示,觀察結(jié)果。一般都是先創(chuàng)建MIF文件,將圖像中的像素信息用一個(gè)ROM儲(chǔ)存起來,然后調(diào)用ROM里面的地址進(jìn)行處理,相當(dāng)于制作了一個(gè)ROM查找表。

Quartus II創(chuàng)建并仿真ROM的步驟:
1.在Quatus工程下生成一個(gè)ROM
2.編寫.mif文件,作為ROM的初始化文件
3.將.mif文件拷貝到Modelsim工程下
4.進(jìn)行Modelsim仿真


圖像保存的步驟:
1.使用matlab將圖像生成txt文。
115840k6zpqb9d557du67d.png


2.創(chuàng)建mif文件(Memory Initialization File):使用mif生成器、C語言或者matlab語言來生成;選擇直接使用matlab生成mif文件gray_image.mif;
115841lc18bybom8z8qyyj.png


生成的mif文件如下圖所示:
115851r00xnfnuxinxcx1l.png


3.調(diào)用mif文件生成ROM(verilog文件即.v文件)

使用Xilinx創(chuàng)建并仿真ROM的步驟:
1.編寫.coe文件,作為ROM的初始化文件,.coe文件的格式和內(nèi)容如代碼所示:
120349enb9gzgukbl5gnnl.png


2.生成的.coe文件格式如下圖所示:
120521hvsmm3a3b1dvr38b.png


3.使用Xilinx中的Core Generator完成ROM的例化(生成的.coe文件的圖像數(shù)據(jù)是一行行進(jìn)行讀取的)。打開ISE,右鍵單擊New Source,如下圖所示:
120521u00xajh3s066zhx3.png


單擊之后選擇IP_Core_Generator,
120522exgk3hgdecerrdjj.png


單擊Next選項(xiàng),選擇Memories&Storage Elements->RAMs&ROMs->,選擇塊式存儲(chǔ)或者分布式存儲(chǔ)(這里根據(jù)存儲(chǔ)數(shù)據(jù)的大小進(jìn)行選擇,較小的可以選擇塊式存儲(chǔ))。
120817zrgzdwww20n9a0ww.png


點(diǎn)擊Next,然后Finish。然后就出現(xiàn)了下面的界面,一直點(diǎn)擊Next進(jìn)行ROM屬性的一些設(shè)置,直至完成:
120817crxs27r5ztx7kruf.png



120818spx06pra6gp6a7vn.png



然后就要選擇所需要的ROM的大?。?br />120818ha3aj1eca3d32a0a.png



120818wip5g1ppdsrefeec.png



portA 表示輸出要不要時(shí)鐘打拍輸出,這個(gè)是在mux里實(shí)現(xiàn)的; 在添加初始化文件的時(shí)候,將之前matlab生成的.coe文件添加到ROM IP核中去。
121109hsps5srcs8tc3vp5.png



121110tz9ep2apan8x9tfm.png




一直next下去,就可以得到初始化好的ROM IP核,可以在./ipcore_dir目錄下查看ROM文件,從而可以在頂層模塊中對ROM進(jìn)行例化。
121110ngfie9qpz4c0hz1e.png




生成的ROM文件的輸入輸出變量如下:
121319kapzsxuxpjpsyqyf.png




在頂層模塊中對ROM進(jìn)行例化如下:
121319nfpplkjjo5jjokgu.png




4.使用CoreGenerator完成ROM的例化后會(huì)生成一個(gè).mif文件,這是Modelsim進(jìn)行ROM仿真時(shí)需要的初始化文件,將.mif文件復(fù)制到Modelsim工程下進(jìn)行仿真。

5.查看ROM模塊中的初始化數(shù)據(jù),雙擊Rom模塊,出現(xiàn)如下圖的界面,點(diǎn)擊show按鈕,即可查看數(shù)據(jù);
121319bhdmrs4ebtn9rd44.png




各位,加油!
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22049

    瀏覽量

    618405
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產(chǎn)生的
    發(fā)表于 06-23 17:39

    利用EasyGo DeskSim創(chuàng)建實(shí)時(shí)仿真項(xiàng)目教程

    EasyGo DeskSim是一款配置型的實(shí)時(shí)仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實(shí)時(shí)仿真機(jī)上。實(shí)時(shí)仿真機(jī)支持選配不同的 FPGA 芯片和 IO
    的頭像 發(fā)表于 06-19 09:15 ?500次閱讀
    利用EasyGo DeskSim<b class='flag-5'>創(chuàng)建</b>實(shí)時(shí)<b class='flag-5'>仿真</b>項(xiàng)目教程

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS
    的頭像 發(fā)表于 06-13 09:50 ?655次閱讀
    如何使用AMD Vitis HLS<b class='flag-5'>創(chuàng)建</b>HLS <b class='flag-5'>IP</b>

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計(jì)的IP,它允許設(shè)計(jì)者通過JTAG接口實(shí)時(shí)讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)
    的頭像 發(fā)表于 06-09 09:32 ?1366次閱讀
    <b class='flag-5'>FPGA</b>調(diào)試方式之VIO/ILA的使用

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP ,用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器(Shift Register)。該
    的頭像 發(fā)表于 05-14 09:36 ?344次閱讀

    基于 FPGA 的任意波形發(fā)生器+低通濾波器系統(tǒng)設(shè)計(jì)

    ,頻率分別為4MHz和5MHz。同時(shí)調(diào)用乘法器IP將兩個(gè)信號(hào)進(jìn)行混頻處理,乘法器將混頻信號(hào)交給FIR IP進(jìn)行過濾處理。使用Matlab進(jìn)行濾波器的參數(shù)設(shè)計(jì),這里使用窗函數(shù)法設(shè)計(jì)FI
    發(fā)表于 05-07 15:34

    基于FPGA的圖像邊緣檢測設(shè)計(jì)

    今天給大俠帶來基于 FPGA 的圖像邊緣檢測設(shè)計(jì),話不多說,上貨。 設(shè)計(jì)流程如下:mif文件的制作→?調(diào)用 ip 生成rom以及仿真注意問
    的頭像 發(fā)表于 02-10 11:30 ?670次閱讀
    基于<b class='flag-5'>FPGA</b>的圖像邊緣檢測設(shè)計(jì)

    使用IP和開源庫減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?699次閱讀
    使用<b class='flag-5'>IP</b><b class='flag-5'>核</b>和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    AX14-Stream接口,完美適配UltraScale+/Zynq UltraScale+系列FPGA器件。 這一創(chuàng)新成果為用戶提供了快速可靠、低成本且高性能的解決方案,顯著縮短了產(chǎn)品上市時(shí)間。該IP支持
    的頭像 發(fā)表于 01-07 11:25 ?760次閱讀

    FPGA里面例化了8個(gè)jesd204B的ip同步接收8塊AFE芯片的信號(hào),怎么連接設(shè)備時(shí)鐘和sysref到AFE和FPGA?

    各位有人用過AFE58JD48嗎,我在FPGA里面例化了8個(gè)jesd204B的ip同步接收8塊AFE芯片的信號(hào),怎么連接設(shè)備時(shí)鐘和sysref到AFE和FPGA?我看LMK0482
    發(fā)表于 11-18 07:51

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?3841次閱讀
    Vivado中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第一批 IP
    的頭像 發(fā)表于 10-30 17:39 ?898次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    芯驛電子ALINX推出全新IP產(chǎn)品線

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求,芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供高帶寬、低延遲的解決方案。發(fā)布的第一批 IP 包括
    的頭像 發(fā)表于 10-30 11:53 ?695次閱讀
    芯驛電子ALINX推出全新<b class='flag-5'>IP</b><b class='flag-5'>核</b>產(chǎn)品線

    如何申請xilinx IP的license

    在使用FPGA的時(shí)候,有些IP是需要申請后才能使用的,本文介紹如何申請xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?1402次閱讀
    如何申請xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    將ASIC IP核移植到FPGA上——更新概念推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用IP來開發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?1098次閱讀
    將ASIC <b class='flag-5'>IP</b>核移植到<b class='flag-5'>FPGA</b>上——更新概念<b class='flag-5'>并</b>推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!