FPGA設(shè)計(jì)的時(shí)候，我們需要考慮功耗，功耗自然與溫度相關(guān)，還需要考慮電源供電電壓的穩(wěn)定性以滿足高低溫的環(huán)境，有沒(méi)有考慮過(guò)，怎么監(jiān)控FPGA內(nèi)部的溫度和電壓變化情況，這對(duì)項(xiàng)目的優(yōu)化和評(píng)估用處很大，Xilinx的7系列內(nèi)部集成ADC有這個(gè)功能，Altera的MAX系列內(nèi)部集成ADC也有這個(gè)功能（如下圖），現(xiàn)在以Xilinx來(lái)學(xué)習(xí)這個(gè)技能。

其實(shí)，在Xilinx 7系列的FPGA中有一個(gè)IP核XADC，它可以用來(lái)監(jiān)控FPGA的內(nèi)部溫度以及內(nèi)核等各種供電電壓，當(dāng)然也可以用來(lái)做外部低速的ADC采樣，例如ADC型按鍵的功能實(shí)現(xiàn)。其中，官網(wǎng)的介紹如下：

按照之前IP核學(xué)習(xí)方法（SelectIO）新IP核學(xué)習(xí)的正確打開(kāi)方式。首先，新建一個(gè)IP核，如下圖：

可以查閱用戶文檔來(lái)配置需要的配置：可以選擇AXI總線接口，ADC通道選擇，ADC采樣模式，ADC采樣率，監(jiān)控的溫度設(shè)定等：

接著，我們可以通過(guò)新建的IP來(lái)查看對(duì)應(yīng)的幫助文檔，打開(kāi)Example工程來(lái)學(xué)習(xí)IP中對(duì)應(yīng)的時(shí)序關(guān)系，前者是幫助學(xué)習(xí)文檔，后者是例程使用情況，基本滿足學(xué)習(xí)和使用。

打開(kāi)例程工程后，我們可以查看工程源代碼和仿真TestBench來(lái)學(xué)習(xí)，對(duì)工程進(jìn)行更詳細(xì)的研究和IP核更詳細(xì)的理解。如果有配置不太理解的話，可以重新配置IP核后再打開(kāi)新的Example工程來(lái)查看其中的變化。

下面是硬件實(shí)際調(diào)試的時(shí)候，通過(guò)JTAG來(lái)實(shí)時(shí)讀取FPGA里面的溫度變化曲線圖，也可以讀取各種電壓的變化情況來(lái)顯示，如下圖：

XADC的這個(gè)功能還是非常有用的，目前想到的應(yīng)用情況包括：

監(jiān)控FPGA內(nèi)部溫度，評(píng)估項(xiàng)目散熱；

監(jiān)控FPGA的各種供電情況，評(píng)估電源設(shè)計(jì)；

替代外設(shè)低速ADC采樣，節(jié)省外設(shè)硬件。